latch_up分析报告

latch_up分析报告

ID:35938843

大小:507.00 KB

页数:11页

时间:2019-04-26

latch_up分析报告_第1页
latch_up分析报告_第2页
latch_up分析报告_第3页
latch_up分析报告_第4页
latch_up分析报告_第5页
资源描述:

《latch_up分析报告》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、实用文案闩锁效应(latchup)闩锁效应(latchup)是CMOS必须注意的现象,latch我认为解释为回路更合适,大家以后看到latchup就联想到在NMOS与PMOS里面的回路,其实你就懂了一半了.为什么它这么重要?因为它会导致整个芯片的失效,所以latchup是QUAL测试的一种,并且与ESD(静电防护)紧密相关。第一部分latchup的原理我用一句最简单的话来概括,大家只要记住这句话就行了:latch-up是PNPN的连接,本质是两个寄生双载子transisitor的连接,每一个transistor的基极(base)与集极(collector)相连,也可以反过来说,每

2、一个transistor的集极(collector)与另一个transistor的基极(base)相连,形成positivefeedbackloop(正回馈回路),下面我分别解释。标准文档实用文案我们先复习什么是npn,如图1,在n端加正偏压,np之间的势垒就会降低,n端电子为主要载流子,于是电子就很开心地跑到p,其中有一部分电子跑得太开心了,中间的p又不够厚,于是就到pn的交界处,这时右边的n端是逆偏压,于是就很容易就过去了。所以,左边的n为射极(emmiter,发射电子),中间P为基极(base),右边n为集极(collector,收集电子嘛)标准文档实用文案标准文档实用文案

3、标准文档实用文案理解了npn,那么pnp就好办,如图2。图2清楚的表示了latchup的回路。左边是npn,右边是pnp标准文档实用文案图3是电路示意图。大家可以看出,P-sub既是npn的基极,又是pnp的集极;n-well既是既是pnp的基极,又是npn的集极,所以说,每一个transistor的集极(collector)与另一个transistor的基极(base)相连。标准文档实用文案那么电流怎么走呢?比如在P+加5V-->电洞被从P+推到Nwell-->越过nwell再到psub-->这个时候,大家注意,电洞有两条路可走,一是跑到NMOS的N+,二是跑到旁边的Nwell

4、,nwell比n+深,当然更好去,所以电洞又回去了。这样就形成回路,而且会循环下去,gate基本上就成了摆设,完全控制不了电子或电洞的走向,所以CMOS就失效了。图4是一个公式,我也不知道是什么意思,反正2个β变小,latchup就不容易发生标准文档实用文案。标准文档实用文案标准文档实用文案图5是首位发现latchup的达人做出的解释:latchup是由于fieldinversion(反转电场),值得记住,但我不懂。第二部分如何解决latchup?大家只要记住一句话,电子和电洞,都是单纯的家伙,哪里容易去,他们就去哪里,就像他们本来想去看朋友,走到半路看到一个美女在对他们打招呼,

5、于是就很自然的跑到美女那边去了,不去本来该去的地方。所以,下面所有的解决方法,要么是阻止电子或电洞去看美女,或者找个更漂亮的美女吸引他们过去。解决方法目前为止,我总结出7个,如下:1.加大N+,P+距离,这是最容易想到的办法,虽然前面有美女,但是太远,所以还是不去了。电子或电洞也是这样。但是,这样的,必然会导致芯片的集成度下降,所以这是很傻的办法,没人用。2.加深isolation.就是在NMOS和PMOS之间加隔离,比如STI(0.25um以下)和FieldOX(0.35um以上)。但是,隔离深度总是有限的,电子或电洞总有办法绕过去。3.SOI。SilicononInsulat

6、or,在Si的表面加一层SiO2,使well或者N+无法直接与P-sub连接,这样电子或电洞就到不了下面。4.Retrogradedwell,倒阱,用高能离子注入将杂质打入阱底部,这种阱不像常规的阱表面浓度最高,阱底部浓度最低,而是正相反,所以叫做倒阱。这个概念极为重要!下面的浓度很大,那么电子或电洞到了基极以后,高浓深井可以有效的增加复合,就不想到集极去了,降低bipolar的放大系数,使没有backbias偏置的晶体管免于latch-up。5.EPIwafer。这也是一个重要的概念,在heavydopedsubstrate上面,加上一层轻微掺杂的EPIlayer,这就是EPI

7、wafer(即外延片,晶圆是wafer,在wafer基础上做EPI工艺出来的wafer就是EPIwafer)。当这层EPIlayer够薄的时候,pnp的载流子就不想去npn了,而是跑到更舒服的heavydopedsubstrate,因为heavy标准文档实用文案doped底材的浓度比P-sub的掺杂浓度高多了。如图6很明显,EPIlayer越薄越好,如图7,3um的EPIlayer,triggercurrent(引发latchup的电流)最大,最不容易发生latchup但是不能太

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。