张少敏全套配套课件数字逻辑 第7章.ppt

《张少敏全套配套课件数字逻辑 第7章.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第七章异步时序逻辑电路时序逻辑电路（从控制时序状态的脉冲源来分）同步：逻辑电路中所有触发器由一个统一的时钟脉冲源控制异步：没有统一的时钟脉冲脉冲异步时序逻辑电路电平异步时序逻辑电路（重点）第一节脉冲异步时序逻辑电路脉冲异步时序逻辑电路的存储电路,可由时钟控制触发器或非时钟控制触发器组成,输入信号为脉冲信号。电路的一般结构如图7-1所示。输入脉冲信号必须满足如下约束:1.输入脉冲的宽度,必须保证触发器可靠翻转2.输入脉冲的间隔,必须保证前一个脉冲引起的电路响应完全结束后,后一个脉冲才能到来3.不允许在两个或两个以上输入端同时

2、出现脉冲脉冲异步时序逻辑电路一、脉冲异步时序逻辑电路的分析脉冲异步时序逻辑电路的分析方法与同步时序逻辑电路大致相同。分析步骤如下:脉冲异步时序逻辑电路的分析①写出电路的输出函数和激励函数表达式②列出电路次态真值表或次态方程组③作出状态表和状态图④画出时间图并用文字描述电路的逻辑功能显然,脉冲异步时序逻辑电路分析步骤与同步时序逻辑电路的完全相同。但是,由于脉冲异步时序逻辑电路没有统一的时钟脉冲以及对输入信号的约束,因此,在具体步骤的实施上是有区别的。其差别主要表现为以下两点。第一、当存储元件采用时钟控制触发器时,对触发器的时

3、钟控制端应作为激励函数处理。若采用非时钟控制触发器，则应注意到触发器输入端的脉冲信号第二、由于不允许两个或两个以上输入端同时出现脉冲,加之输入端无脉冲出现时,电路状态不会发生变化。脉冲异步时序逻辑电路的分析脉冲异步时序逻辑电路的分析·例题详解例7-1分析图7-2所示脉冲异步时序逻辑电路，指出该电路功能。解：该电路由两个J-K触发器和一个与门组成,有一个输入端x和一个输出端Z,输出是输入和状态的函数,属于Mealy型脉冲异步时序电路。1）写出输出函数和激励函数表达式脉冲异步时序逻辑电路的分析2）列出电路次态真值表分析：由于电

4、路中的两个J-K触发器没有统一的时钟脉冲控制,所以,分析电路状态转移时,应特别注意各触发器时钟端何时有脉冲作用。J-K触发器的状态转移发生在时钟端脉冲负跳变的瞬间,在次态真值表中用“↓”表示。仅当时钟端有“↓”出现时,相应触发器状态才能发生变化,否则状态不变。据此,可列出该电路的次态真值表如表7-1所示。表中,x为1表示输入端有脉冲出现,考虑到输入端无脉冲出现时电路状态不变,故省略了x为0的情况。脉冲异步时序逻辑电路的分析3）作出状态表和状态图根据表7-1所示次态真值表和输出函数表达式可作出该电路的状态表如右表7-2所示状

5、态图如下图7-3所示脉冲异步时序逻辑电路的分析3）画出时间图并说明电路逻辑功能为了进一步描述该电路在输入脉冲作用下的状态和输出变化过程,可根据状态表或状态图画出该电路的时间图如图7-4所示。功能分析：由状态图和时间图可知,该电路是一个模4加1计数器,当收到第四个输入脉冲时,电路产生一个进位输出脉冲。脉冲异步时序逻辑电路的分析例7-2分析图7-5所示脉冲异步时序逻辑电路解：该电路的存储电路部分由两个与非门构成的基本R-S触发器组成。电路有3个输入端x1、x2和x3,一个输出端Z,输出Z是状态变量的函数,属于Moore型脉冲异

6、步时序电路。1）写出输出函数和激励函数表达式脉冲异步时序逻辑电路的分析2）列出电路次态真值表脉冲异步时序逻辑电路的分析3）作出状态表和状态图根据真值表和电路输出函数表达式,可作出该电路的状态表如下表所示,状态图如右下图所示。脉冲异步时序逻辑电路的分析4）画出时间图并说明电路功能假定输入端x1、x2、x3出现脉冲的顺序依次为x1-x2-x1-x3-x1-x2-x3-x2,根据状态表或状态图可作出时间图如图7-7所示。图中,假定电路状态转换发生在输入脉冲作用结束时,因此,转换时刻与脉冲后沿对齐。功能分析：由状态图和时间图可知,

7、在该电路中,当3个输入端按x1、x2、x3的顺序依次出现脉冲时,产生一个1输出信号,其他情况下输出为0。因此,该电路是一个x1-x2-x3序列检测器。二、脉冲异步时序逻辑电路的设计脉冲异步时序逻辑电路的设计在脉冲异步时序逻辑电路设计中，应注意以下两点：1.由于不允许两个或两个以上输入端同时为1(用1表示有脉冲出现),所以,形成原始状态图和原始状态表时,若有多个输入信号,则只需考虑多个输入信号中仅一个为1的情况,从而使问题的描述得以简化。此外,在确定激励函数和输出函数时,可将两个或两个以上输入同时为1的情况,作为无关条件处理

8、。无疑,这有利于函数的简化。2.由于电路中没有统一的时钟脉冲,因此,当存储电路采用带时钟控制端的触发器时,触发器的时钟端是作为激励函数处理的。这就意味着可以通过控制其时钟端输入脉冲的有、无来控制触发器的翻转或不翻转。脉冲异步时序逻辑电路的设计基于以上思想，在设计脉冲异步时序逻辑电路时,可列出四种常用时钟