张少敏全套配套课件数字逻辑 第5章.ppt

张少敏全套配套课件数字逻辑 第5章.ppt

ID:51976094

大小:868.50 KB

页数:59页

时间:2020-03-26

张少敏全套配套课件数字逻辑 第5章.ppt_第1页
张少敏全套配套课件数字逻辑 第5章.ppt_第2页
张少敏全套配套课件数字逻辑 第5章.ppt_第3页
张少敏全套配套课件数字逻辑 第5章.ppt_第4页
张少敏全套配套课件数字逻辑 第5章.ppt_第5页
资源描述:

《张少敏全套配套课件数字逻辑 第5章.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第五章触发器第一节基本触发器第二节其他触发器第三节空翻现象及其解决办法第四节不同类型触发器逻辑功能的转换第五节触发器的主要参数和脉冲工作特性本章内容提要触发器是一个数字电子器件,它具有存储二进制信息的能力。因此,在二进制数据存储的许多应用中,触发器是基本存储元件。触发器按其稳定工作状态可分为双稳态触发器、单稳态触发器和无稳态触发器等。双稳态触发器具有两个稳定状态(或称稳态),可以表示二进制数中的0和1。因此,在二进制数据存储的许多应用中,双稳态触发器是存储二进制位信息的基本元件。单稳态触发器有一个稳定状态,在外来触发脉冲作用下,它能从稳态转换到

2、暂稳态,暂稳态维持一段时间后,单稳态触发器又自动返回到稳定状态。因此,把这类触发器称为单稳态触发器。无稳态触发器也称为多谐振荡器,它有两个暂稳态,并自动相互转换。无稳态触发器可用于产生矩形波信号。本章讲解双稳态触发器的工作原理,说明不同类型双稳态触发器的结构、逻辑功能、激励表和两个稳定状态转换的描述方法。第一节基本触发器一、基本R-S触发器基本R-S触发器可以由两个与非门反馈连接而成,其逻辑图如图5-1(a)所示。基本R-S触发器也可称为闩锁逻辑线路。Q和分别是基本R-S触发器的两个输出端,两者的逻辑输出在正常条件下保持相反。基本R-S触发器有

3、两个稳定状态:一个状态是Q=1,=0,称为置位状态(1态);另一个状态是Q=0,=1,称为复位状态(0态)。将Q端的输出定义为触发器的输出。基本R-S触发器有两个输入端:D置位(Set)端和D(复位Reset)端。①当D=0和D=1时,与非门G1有一个输入端为0,其输出端为1;与非门G2的两个输入端全为1,其输出端为0;此时,触发器处于复位状态(0态)。②当D=1和D=0时,与非门G2有一个输入端为0,其输出端Q为1;而与非门G1的两个输入端全为1,其输出端为0;此时,触发器处于置位状态(1态)。③当D=D=1时,根据触发器输出端Q不同输出情况

4、,分析触发器的工作过程。设Q为0,则与非门G1有一个输入端为0,其输出端为1;与非门G2的两个输入端全为1,其输出端Q保持为0;同理,设Q为1,输出端Q仍将保持为1。也就是说,当D=D=1时,基本R-S触发器具有存储或记忆功能。④当D=D=0时,与非门G1和与非门G2的输入端都有0输入,它们的输出端都为1,这就达不到Q与的状态应该相反的逻辑要求。并且,当D=D=0转为=D=D=1时,基本R-S触发器的与非门G1和与非门G2进入竞争状态,触发器将由各种偶然因素决定其最终状态。因此,这种情况在使用中应禁止出现。从上述可知,基本R-S触发器有两个稳定

5、状态,它可以直接置位或者复位,并且具有存储或记忆的功能。在直接置位端加低电平D=0即可置位,在直接复位端加低电平D=0即可复位。直接置位端和复位端都处于1态高电平(平时固定接高电平),此时触发器保持原状态不变,实现存储或记忆功能。但是,低电平不可同时加在直接置位端和复位端。基本R-S触发器的功能表见表5-1。图5-1(b)是基本R-S触发器的逻辑符号,图中输入端引线上靠近方框的小圆圈是表示触发器用低电平来置位或复位。表5-1基本R-S触发器功能表图5-1基本R-S触发器的逻辑图和逻辑符号(a)逻辑图(b)逻辑符号二、时钟控制R-S触发器上面介绍

6、的基本R-S触发器是各种双稳态触发器的共同部分。一般各种双稳态触发器还应有导引电路(或称控制电路)部分,通过它把输入信号引导到基本R-S触发器。时钟控制R-S触发器的逻辑图如图5-2所示。其中,与非门G1和G2构成基本触发器,与非门G3和G4构成引导电路。CP是时钟脉冲输入端,CP=0时,无论R和S端的电平如何变化,G3门和G4门的输出均为1,基本触发器输出保持不变。当CP=1时触发器才按R、S端的输入状态来决定其输出状态。时钟控制R-S触发器通过导引电路来实现时钟脉冲对输入端R和S的控制。Qn表示时钟脉冲到来之前触发器的输出状态,Qn+1表示

7、时钟脉冲到来之后触发器的输出状态。Qn和Qn+1分别称为现态和次态。RD和SD是直接置0和置1输入端,用于初始化R-S触发器的状态。也就是不经过CP脉冲的作用即可以对触发器置0和置1。一般采用RD、SD端预先设置触发器处于某一给定状态,在工作过程中不用它们,不用时让它们处于1态(高电平)。图5–2时钟控制R-S触发器的逻辑图和逻辑符号(a)逻辑图(b)逻辑符号1.时钟控制R-S触发器的逻辑功能时钟脉冲(正脉冲)到来后,CP由低电平变为高电平,时钟控制R-S触发器的次态Qn+1将取决于输入端R和S的值。当R=0,S=1,则G4门输出将为0,向G2

8、门送去一个置1负脉冲,触发器的输出端的次态Qn+1将处于1态。当R=1,S=0,则G3门输出将变为0,向G1门送去一个置1负脉冲,触发器的输出端的次态

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。