资源描述：
《半导体行业：科创板半导体研究，浪起于微澜之间》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。
1、敬请参阅最后一页特别声明-2-行业研究从行业深入分析来拆解澜起MontageTechnology主导服务器DRAM内存接口芯片市场澜起的内存接口芯片现已成为全球可提供从DDR2到DDR4内存全缓冲/半缓冲完整解决方案的主要供应商之一。公司发明的DDR4全缓冲“1+9”架构被采纳为JEDEC固态技术协会(JointElectronDeviceEngineeringCouncil)的国际标准,除了1+9架构外，公司还提出了一种内存接口校准算法,发明了新型高速、低抖动收发器,解决了多点通讯、突发模式下内存总线的信号完整性问题。在服务器内存最大负载情
2、况下,该技术可支持DDR4内存实现最高速率(3200Mbps),达到国际领先水平。此外,公司还提出一种先进的内存子系统的低功耗设计技术,发明了新型自适应电源管理电路,并采用动态时钟分配等创新技术,显著降低了相关内存接口芯片产品的功耗。其相关产品已成功进入国际主流内存、服务器和云计算领域,占据全球市场的主要份额。内存接口芯片是服务器内存模组(又称“内存条”)的核心逻辑器件,作为服务器CPU与存取DRAM内存数据的缓冲区域,并提升内存数据访问的速度及稳定性,满足服务器CPU对内存模组日益增长的高性能及大容量需求。内存接口芯片需与三星，SK海力士，
3、美光生产的各种内存颗粒和内存模组进行配套,并通过服务器CPU、内存和OEM厂商针对其功能和性能(如稳定性、运行速度和功耗等)的全方位严格认证,因此,研发此类产品要同时跨入服务器及内存模组生态系。不同于大部分在国内的半导体公司，澜起凭借具有自主知识产权的高速、低功耗技术,长期致力于为新一代服务器平台提供完全符合JEDEC标准的高性能内存接口解决方案。随着JEDEC标准和内存技术的发展演变,公司先后推出了DDR2高级内存缓冲器、DDR3寄存缓冲器及内存缓冲器、DDR4寄存时钟驱动芯片(RegisterClockDriver,RCD)及数据缓冲器（
4、DataBuffer,DB）等一系列内存接口芯片,分别应用于DDR2FBDIMM(FullyBufferedDIMM,全缓冲双列直插内存模组)、DDR3和DDR4RDIMM(RegisteredDIMM,寄存双列直插内存模组)及LRDIMM(LoadReducedDIMM,低负载双列直插内存模组)。图表1：寄存时钟驱动芯片(RCD)及数据缓冲芯片(DB)来源：澜起科技，Rambus,国金证券研究所第17页共17页行业研究从DDR3到DDR5当CISC（ComplexInstructionSetComputer）复杂指令集服务器x86CPU从最
5、早的单核演进到现在56-64核(Intel14nm++Platinum9200vs.AMD7nmRome)，从16位元演进到64位元，时脉Clockspeed从<1Ghz到>3Ghz,从一级静态随机存取存储器（StaticRandom-AccessMemory，SRAM）到8x8MiB三级SRAM，DRAM内存当然也跟着演进到DDR4的200-400Mhz内存时脉(DDR3‟s100-266.7Mhz),800-1600Mhz输入/输出总线时钟(DDR3‟s400-1066.7Mhz),1600-3200MT/s传输速率(DDR3‟s800-
6、2133.3MT/s)。三星，SK海力士，美光即将于2020年使用17纳米或15纳米量产的DDR5（新一代内存器标准），目前估计可达5200-6400MT/s传输速率（2倍于DDR4„s1600-3200MT/s），这势必掀起另一波对更高速，更复杂，低耗能，单价越高内存接口芯片的需求。澜起凭借具有自主知识产权的高速、低功耗技术,目前正积极参与DDR5JEDEC标准的制定,是全球可提供从DDR2到DDR5内存全缓冲/半缓冲完整解决方案的主要供应商之一,在该领域拥有重要话语权。目前公司根据内存模组制造商的研发进度,积极布局研发第一代DDR5内存接
7、口芯片,新一代产品能够有效支持DDR5的高速、低功耗等要求。公司将全力争取领先的研发进度,并且能在现有的市场份额基础上继续扩大，我们认为澜起在DDR2及DDR3的内存接口芯片市场是属于竞争落后阶段，因建立DDR4的内存接口芯片新标准而处于领先。图表2：澜起寄存时钟驱动芯片(RCD)及数据缓冲芯片(DB)的技术叠代来源：澜起科技，国金证券研究所什么是RDIMM／LRDIMM／NVDIMM？为保证DDR4的并行数据能有效传输，必须在内存模组上下功夫。而在服务器领域，目前使用的内存条类型(DIMM)主要有三种：UDIMM、RDIMM和LRDIMM。
8、而其中因频率低，容量低，性能差，无缓冲双列直插内存模组UDIMM（UnbufferedDIMM）无需做任何时序调整，同频率下延迟较小，CPU和内存之间也不需要澜起的
