4选1多路选择器实验报告

《4选1多路选择器实验报告》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、4选1多路选择器实验报告一、实验目的熟悉QuartusII的VHDL文木设计流辟全过程，学习简单组合电路的设计、多层次电路设计、仿真和硬件测试。二、实验原理选择控制的信号si和so的数据类型为STD_LOGIC_VECTOR;当si:‘0s0=‘0’；sl=‘(T,s0=‘1’；sl=s0=‘0’和sl=‘1’，s0=‘1’时分别执行y<=a、y<=b、y<=c、y<=d。三、实验任务利用QuartusII完成4选1多路选择器的VHDL程序(分别用IF_THEN语句和CASE语句的表达方式)和仿真测试等步骤，给出仿真波形。1、创建工程：运行

2、QuartusII软件，执行File=〉NewProjectWizard命令，建立工程。2、编辑VHDL文件：执行File=〉New命令，弹出新建文件对话框，选择“VHDLFile”。(1)用CASE语旬的表达方式编写的VHDL程序及其仿真波形①VHDL程序QuartusII-[Select4.vhd]FileEditViewProjectProcessingToolsWindowA："267268ab123456789LIBRARYIEEE；USEIEEE.STD_LOGIC_1164.ALL；ENTITYSelectsISPORTS:IN

3、STDLOGICVECTOR(0TO1)a,b,c,d:INSTD_LOGICq:OUTSTD_LOGIC7/ENDENTITYSelsct4;—□ARCHITECTUREbody_StOFSelect4IS10HBEGIN11HPROCESS(a,b,c,d,s)12begin13Bcasesis14when”00”=>q<=a;15when”10”=>q<=b;16when”01”=>q<=c;17when”11”=>q<=d;18whenothers=>null;19endcase;20endPROCESS;21ENDbody_St;②

4、模拟仿真，得到仿真波形，如下图MasterTimeBar:10.0ns52.14nsInterval:42.14nsStart:1^01^1•31^5NameValueat10.0itsJPS10.0ns5.12us10.24us15.36us波形s[0]s[l]QA0A0A0A0AOAOA0r20.48us25.6us30.72usLmuriiOLniLrTiijTiLjTTLjnLjmjriijnLLniLrTiijTiLjrnjrnurTurrmruTrLTi__i—lj-iTLnnrjTTLnr(2)、用IF_THEN语句的表达方式编

5、写的VHDL程序及其仿真①VHDL程序^QuartusII-C:/altera/¥orkSpace/Select4_2/Select4_2-Select4_2-[SelectFileEditViewProjectProcessingToolsWindowA:'(T/i%%S0ab1234567891011121314151617181920LIBRARYIEEE；USEIEEE.STD_LOGIC_1164.ALL；ENTITYSelect42ISS:INSTD_LOGIC_VECTCR(0TO1)；a,b,C,d—:INS?D一LOGIC;

6、q:OUTSTD_LOGIC?；ENDENTITYSelect4_2;-口ARCHITECTUREbody_StOFSelect4_2ISHBEGIN口PROCESS(a,b,c,d,s)beginhif(s=,T00n)thenq口elsif(s=n10n)口elsif(s=H01n)口elsif(s="lln)helsenull;endif;endPROCESS;ENDbody_St;

7、PORT(<=a;thenq<=b;thenq<=c;thenq<=d;②模拟仿真，得到仿真波形，如下图3、功能真值表S1soq00a01b1o五、实验小

8、结通过叫选一选择器的设计，使我们对CPLD设计过程有了初步的了解，并且基木熟悉掌握了CPLD设计过程。