VHDL实验报告一2选1多路选择器

VHDL实验报告一2选1多路选择器

ID:45567073

大小:70.88 KB

页数:5页

时间:2019-11-14

VHDL实验报告一2选1多路选择器_第1页
VHDL实验报告一2选1多路选择器_第2页
VHDL实验报告一2选1多路选择器_第3页
VHDL实验报告一2选1多路选择器_第4页
VHDL实验报告一2选1多路选择器_第5页
资源描述:

《VHDL实验报告一2选1多路选择器》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、实验一实验目的:熟悉quartus的vhdl文本设计流程全过程,学习简单的组合电路的设计,多层次的电路设计,仿真和硬件测试二、实验内容内容(一)用vhdl语言设计2选1多路选择器参考例3J程序设计如下:libraryieee;useieee.std_logic_1164.all;entitymux21aisport(a,b,s:inbit;y:outbit);endentitymux21a;architectureoneofmux21aisbeginy<=awhens='O'elseb;endarchitectureone全程编译后软件提示0错误,3警告,可以继续下面仿真操作。

2、程序分析:这是一个2选1多路选择器,a和b分别为两个数字输入端的端口名,s为通道选择控制信号输入端的端口名,y为输出端的端口名。时序仿真及分析:NameValueat10.18nsaB01^1bB01^2sB0yBX时序仿真输入图:时序仿真输出图:V11^A+JPS5.12nsii(Name10・18TLS10.175nsJ0aiBOH‘rLnrLnrLnj"LrLnUi>1bB01::1::1::l*::LZ-2sB0::::l::::3VB0」山LIU1UiTL1_itvtl时序分析:由上面两图可以得知:当s二0时,y口输出a,当s二1时,y口输出b下载和硬件测试:Node

3、NameDirectionLotation1MaInputPIN932聆bInputPIN173聆sInputPIN14妙yOutputPIN129引脚锁定图:程序下载完成后,选择实验电路模式5,通过短路帽选择clockO接256Hz信号,clock?接8Hz信号。通过键一控制s,当键一进行切换时,明显能听到扬声器发出两种不同音调的声音。实验内容(二)双二选一多路选择器设计程序设计:libraryieee;useieee.std」ogic_1164.all;entitymux21aisport(a,b,s:inbit;y:outbit);endentitymux21a;arch

4、itectureoneofmux21aisbeginy<=awhens='O'elseb;endarchitectureone;entitymuxkisport(al,a2,a3,s0,sl:inbit;outy:outbit);endentitymuxk;architecturebhvofmuxkiscomponentmux21aport(a,b,s:inbit;y:outbit);endcomponent;signaltmp:bit;beginul:mux21aportmap(a=>a2,b=>a3,s=>s0,y=>tmp);u2:mux21aportmap(a=>al,

5、b=>tmp,s=>sl,y=>outy);endarchitecturebhv;全程编译后软件提示0错误,2警告程序分析:这是一个双2选1多路选择器,al>a2和a3分别为两个数字输入端的端口名,sO、si为通道选择控制信号输入端的端口名,outy为输出端的端口名。实体mux21a是一个2选一选通电路,实体muxk是元件的例化,其作用是将两个mux21a组合成一个3选1多路选择器。时序仿真输入图10.175ns时序仿真及分析:10.24ns15.36us20.us25・§us30・7?us35.84us40.96us46.08usnrLnjmnrumrLrLnTLnrLRjT

6、rmjmrmrLnnnrmnnnnnnnjinjmrmnjTnjinrLnrjnumLnjrrujnLjnumiJTiLjnmwwnumjjn_njJTLLn时序仿真输出图ValueAtJps5.1?us10.2,4us15.3,6us20.4,8us25.§us30.“35.84usName10.18ns10.175nsJ•0alB0a2B0rL^Lnoxonnx^nn^iLna3B01j••11LJ4r衿3outyB0JWWUWJLTUWLT1^4sOB0::::lH:::L!:!_!iL畛5siB0J:'时序分析:从仿真出来的结果,我们不难发现,S0和si做为al、a2、

7、a3的选通控制信号。当s0=0.^sl=0时,outy输tt}al;当s0二0.、si二1时,outy输出a2;当s0二1・、sl=0时,outy输出al;当sl=l.>s2=l.时,outy输出a3;下载和硬件测试:引脚锁定图NodeNameDirectionLoeation1alInputPIN.172■a2InputPIN.933a3InputPIN.16斗aoutyOutputPIN.1295•sOInputPIN.16—siInputPIN.2程序下载完成后,选择实验电路模式5,通

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。