eda技术4选1多路选择器实验报告

《eda技术4选1多路选择器实验报告》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、实验报告学院：电子信息工程学院专业：电子信息工程技术2014年12月姓名康杰学号2013030341079班级2013电技二班指导老师余华课程名EDA技术与VHDL成实验名4选1多路选择器绩（一）实验目的:1、熟悉数据选择器的工作原理；2、掌握QuartusII环境下4选1数据选择器的VHDL设计或原理图设计；（二）实验原理：4选1数据选择器右两个地址输入端：SI、S0;4个数据输入端：D、C、B、A;1个输出端Y。其真值表如表1示。表14选1数据选择器真值表地址输入输出soS1Y00A01B10C11D（三）实验仪器及器材PC机一

2、台；QuartusII软件一套；KHF-5型实验开发系统一套（四）实验方法及步骤实验方法及步骤与实验一各个步骤一致，按照实验一进行就行。1，打开QuartusII幵发环境；2，新建项目；注意：文件夹名不能用中文，也最好不要用数字；不要将文件夹设在计算机已有的安装目泶屮，更不要将工程文件直接放在安装目泶屮。2，新建VHDL文件.vhd，设计门电路程序代码；3,编译VHDL文件.vhd;4，新建矢量波形文件.vwf;5，用矢量波形文件.vwf测试VHDL文件.vhd;6，实验箱通电、检查；7，串口相连接PC与实验箱；8，打幵下载工具TH

3、RCPLD；9，选择波特率、0标器件、所要下载的烧写程序.pof;改正实验过程的错误、并处理报（五）实验数据及分析处理源程序4选1数据选择器--用IF-THEN语句libraryieee;useieee.std_logic_1164.all;entityinux41aisport(a,b,c,d,sl,sO:instd一logic;y:ouvstd_logic);endentitymux41a;architecturebehavofmux41aisbeginprocess(a/b/c,si,sO)beginifsi-101ands0

4、«101theny<«a;elsifsl=101ands0=111theny<=b;elsifsl='11andsO=101theny<=c;elsey<=d;endif;endprocess;endarchitecturebehav;!波形仿真结果〕PS180•卜3600ns540.0ns720.0nsvane0psJ1>abjuwwwLrwvwwwwvwwmc_r^TT_n_rmT^r^n_rT_rLn_n_nirdsOin厂iirsiiriyjmmrnimLanjWLn_n_rLrL^_rwRTL电路（六）实验结果体会实验前熟

5、悉数据选择器的工作原理，实验过程中结合理论进行分析；并且初步掌握丫QuartusII环境下4选1数据选择器的VHDL设计或原理图设计。波形仿真吋仍遇到问题，通过老师指导解决了那个问题，其他方面基本没问题，达到了实验目的。（七）教师评语