eda实验二 4选1多路选择器设计实验

《eda实验二 4选1多路选择器设计实验》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、EDA实验二4选1多路选择器设计实验一、实验目的进一步熟悉QuartusII的VHDL文本设计流程、组合电路的设计仿真和测试。二、实验内容实验内容一：根据以下流程，利用QuartusII完成四选一多路选择器的文本编辑输入和仿真测试等步骤，给出仿真波形。实验内容二：在试验系统上硬件测试，验证此设计的功能。对于引脚锁定以及硬件下载测试。输出信号接蜂鸣器。最后进行编译、下载和硬件测试实验（通过选择键1、键2，控制S0，S1，可使蜂鸣器输出不同音调）。实验内容三：对VHDL不同描述方式的四选一多路选择器进行硬件实验，比较他

2、们的特性。三、程序设计LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYmux41aISPORT(a,b,c,d,s0,s1:INSTD_LOGIC;--输入信号y:OUTSTD_LOGIC);--输出信号ENDENTITYmux41a;ARCHITECTUREoneOFmux41aISSIGNALS:STD_LOGIC_VECTOR(1DOWNTO0);BEGINS<=s0&s1;--并置操作，获得二维矢量数据类型PROCESS(s0,s1,a,b,c,d)--敏感信号BE

3、GINCASESISWHEN"00"=>y<=a;WHEN"01"=>y<=b;WHEN"10"=>y<=c;WHEN"11"=>y<=d;WHENOTHERS=>NULL;--其它情况为空值ENDCASE;--CASE语句结束ENDPROCESS;--PROCESS进程语句结束ENDARCHITECTUREone;四、程序分析程序分析：四选一多路选择器设计时，定义输入S为标准以内漏记为STD_LOGIC,输出的信号y的数据类型定义为2位标准逻辑矢量位STD_LOGIC_VECTOR(1DOWNTO0).使用LIB

4、RATY语句和USE语句，来打开IEEE库的程序包STD_LOGIC_1164.ALL。当输入信号时，程序按照输入的指令来选择输出，例如输入信号为“00”时，将a的值给y，进而输出y的值，输入信号为“11”是，将a的值给y，进而输出y的值。若输入信号是已经定义的四个信号之外的值时（即当IF条件语句不满足时），输出值为x，并将x的值给输出信号z。这样即可实现四选一数据选择的功能。五、波形仿真分析：从上图时序仿真可以看出：s1s2=“00”时，输出Y=a；s1s2=“01”时，输出Y=b；s1s2=“10”时，输出Y=

5、c；s1s2=“11’时，输出Y=d；