实验七 4选1多路选择器设计实验

实验七 4选1多路选择器设计实验

ID:16214646

大小:561.46 KB

页数:13页

时间:2018-08-08

实验七    4选1多路选择器设计实验_第1页
实验七    4选1多路选择器设计实验_第2页
实验七    4选1多路选择器设计实验_第3页
实验七    4选1多路选择器设计实验_第4页
实验七    4选1多路选择器设计实验_第5页
资源描述:

《实验七 4选1多路选择器设计实验》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、实验七4选1多路选择器设计实验一、实验目的进一步熟悉QuartusII的VHDL文本设计流程、组合电路的设计仿真和测试。二、实验原理四选一多路选择器设计时,试分别用IF_THEN语句、WHEN_ELSE和CASE语句的表达方式写出此电路的VHDL程序,要求选择控制信号s1和s2的数据类型为STD_LOGIC;当s1=‘0’,s0=‘0’;s1=‘0’,s0=‘1’;s1=‘1’,s0=‘0’和s1=‘1’,s0=‘1’时,分别执行y<=a、y<=b、y<=c、y<=d。三、程序设计其示意框图如下:其

2、中输入数据端口为a、b、c、d,s1、s2为控制信号,Y为输出。令s0s1=“00”时,输出y=a;令s0s1=“01”时,输出y=b;令s0s1=“10”时,输出y=c;令s0s1=“11’时,输出y=d;4选1数据选择器a输入by数据cds0s1真值表如下:输入输出xs0s1ya00ab01bc10cd11d四、VHDL仿真实验(1)用IF_THEN语句设计4选1多路选择器1.建立文件夹D:alteralEDAzuoyeif_mux41,启动QuartusII软件工作平台,打开并建立新工程

3、管理窗口,完成创建工程。图1利用NewProjectWizard创建工程mux412.打开文本编辑。NEW→VHDLFile→相应的输入源程序代码→存盘为mux41.vhd.。图2选择编辑文件类型源程序代码如下:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYmux41ISPORT(a,b,c,d:INSTD_LOGIC;s0:INSTD_LOGIC;s1:INSTD_LOGIC;y:OUTSTD_LOGIC);ENDENTITYmux41;ARCHITEC

4、TUREif_mux41OFmux41ISSIGNALs0s1:STD_LOGIC_VECTOR(1DOWNTO0);BEGINs0s1<=s0&s1;PROCESS(s0s1,a,b,c,d)BEGINIFs0s1="00"THENy<=a;ELSIFs0s1="01"THENy<=b;ELSIFs0s1="10"THENy<=c;ELSEy<=d;ENDIF;ENDPROCESS;ENDARCHITECTUREif_mux41;3.综合运行,检查设计是否正确。图3全程编译无错后的报告信息4.生成

5、symbol。图4生成symbol5.建立波形编辑文件进行功能仿真,仿真结果如下图所示。图5设置时钟CLK的周期图6仿真波形输出报告从上图时序仿真可以看出:s0s1=“00”时,输出y=a;s0s1=“01”时,输出y=b;s0s1=“10”时,输出y=c;s0s1=“11’时,输出y=d;6.查看RTL电路。选择Tools->NetlistViewers->RTLViewers命令,即HDL的RTL级图形观测器,选择好后即自动弹出计数器设计的RTL电路,如下图:图7RTL电路图(2)用WHEN_E

6、LSE语句设计4选1多路选择器1.建立文件夹D:alteralEDAzuoyewhen_mux41,启动QuartusII软件工作平台,打开并建立新工程管理窗口,完成创建工程。图1利用NewProjectWizard创建工程mux412.打开文本编辑。NEW→VHDLFile→相应的输入源程序代码→存盘为mux41.vhd.。图2选择编辑文件类型源程序代码如下:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYmux41ISPORT(a,b,c,d:IN

7、STD_LOGIC;s0:INSTD_LOGIC;s1:INSTD_LOGIC;y:OUTSTD_LOGIC);ENDENTITYmux41;ARCHITECTUREwhen_mux41OFmux41ISSIGNALs:STD_LOGIC_VECTOR(1DOWNTO0);BEGINs<=s0&s1;y<=aWHENs="00"ELSEbWHENs="01"ELSEcWHENs="10"ELSEdWHENs="11"ELSE'0';ENDwhen_mux41;3.综合运行,检查设计是否正确。图3全程

8、编译无错后的报告信息4.生成symbol。图4生成symbol5.建立波形编辑文件进行功能仿真,仿真结果如下图所示。图5设置时钟CLK的周期图6仿真波形输出报告从上图时序仿真可以看出:s0s1=“00”时,输出y=a;s0s1=“01”时,输出y=b;s0s1=“10”时,输出y=c;s0s1=“11’时,输出y=d;6.查看RTL电路。选择Tools->NetlistViewers->RTLViewers命令,即HDL的RTL级图形观测器,选择好后即自动弹出计数器设

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。