ask编码器与译码器的eda设计

ask编码器与译码器的eda设计

ID:11376194

大小:1.06 MB

页数:13页

时间:2018-07-11

ask编码器与译码器的eda设计_第1页
ask编码器与译码器的eda设计_第2页
ask编码器与译码器的eda设计_第3页
ask编码器与译码器的eda设计_第4页
ask编码器与译码器的eda设计_第5页
资源描述:

《ask编码器与译码器的eda设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、安徽大学题  目: ASK编码器和译码器的EDA设计  专业:08通信工程  设计的软件平台为Max+plusⅡ一.ASK编码器与译码器系统的具体设计主要的目标是:在发送端对基带信号进行ASK编码调制,在接收端对已进行编码的信号进行ASK解调,还原出发送端的基带信号。对ASK编码器系统设计模型如图8所示。图8:ASK编码器系统设计模型ASK编码调制的原理就是:基带信号为“0”,则保持不变;基带信号为“1”,则转化为一个特定的频率信号。对sys时钟信号八分频作为载波信号。产生的m序列作为基带信号,经过数据选择器编码调制载波信号,产生新的编码信号。对ASK译码系统设计模型如图9

2、所示。图9:ASK译码器系统设计模型12ASK译码器的原理是对已编码的ASK信号进行判断。检测到输入信号的频率为ASK编码器设置的频率时,即还原输出为“1”,否则还原输出为“0”。2.伪随机序列产生器(产生m序列)m序列是常用的一种伪随机序列[5-7],它是最长线性反馈移位寄存器序列的简称。本实验采用的是周期为15的伪随机序列,即m序列为简单的4级m序列。查表可得其对应的本原多项式为F(x)=x4+x+1。根据这个编写相应的m序列发生器的程序。(1)新建ASK产生m序列的VHDL文件,输入VHDL代码[8]。图10:m序列vhdl程序上图的m序列VHDL代码有两个输入管脚c

3、lk和load控制信号,mout为输出信号。定义signal信号msecom为m序列寄存器,共有四个信号元素。初始化m序列寄存器,当控制信号load为0时,设置m序列寄存器的初始值为0110。当load信号为1时,进行寄存器的移位操作。然后进行移位寄存器msecom(0)和msecom(3)的异或运算。最后输出m序列。(2)生成的m序列的功能模块如图11所示。图11:m序列功能模块(3)连接m序列芯片的输入与输出及时钟信号控制信号管脚,连接后如图12所示,存原理图框图文件名为askcodec.gdf。12图12:m序列原理图(4)m序列的仿真,建立m序列功能模块的波形仿真文

4、件通过NODE加入输入输出后文件如图13所示。图13:加入node管脚(5)输入时钟信号5KHZ设置的时间长度endtime10ms仿真时间范围为10ms。(6)将仿真时间及输入波形设置好后如图14所示。图14:未仿真前m序列(7)将文件进行仿真,仿真成功后结果如图15所示。图15:m序列仿真成功由仿真的波形图,可以看出输出的m序列周期长度为15,输出的码型为011001000111101。可以验证m序列产生器的输出的m序列的正确性。3.ASK编码器的设计ASK振幅键控的调制原理就是:基带信号为“0”,则保持不变;基带信号为“1”,则转化为一个特定的频率信号。ASK编码器的

5、设计系统由一个频率发生器和数据选择器组成,系统框图如图16所示。12图16:ASK编码器框图进行ASK编码器的代码设计(1)新建ASK调制编码的VHDL文件,输入VHDL代码。图17:ASK编码器程序由上图的ASK编码器采用m序列的输出mout作为基带信号,端口为datain。Sysclk时钟信号,第一个进程process中编写程序对sysclk信号进行八分频作为一个调制信号。新的频率信号可由cnthigh和cntperiod设置改变。第二个process进程中编写数据选择器datain为1时则输出信号为signal信号fsig。Datain为0时则输出的信号也为0。(2)

6、生成的ASK编码器功能模块如图18所示。图18:ASK编码器功能模块12(3)打开askcodec.gdf文件,连接ASK编码器的输入与输出及时钟信号控制信号管脚,连接后如图19所示,保存原理图框图文件名为askcodec.gdf。图19:ASK编码器原理图(4)ASK编码器的仿真,建立ASK编码器功能模块的波形仿真文件askcodec.scf,通过NODE加入输入输出。设置仿真时间为20us,clk周期为600ns,sysclk周期为10ns。保存askcodec.scf文件,选择StartSimulation,开始仿真编码器。仿真结果如图20所示。图20:ASK编码器仿

7、真结果部分结果放大如图21所示。图21:ASK编码器仿真结果放大图由仿真的波形图,可以验证ask编码器的输出正确性。由图中sysclk时钟频率为10ns经过八分频后时钟周期为80ns,周期变为原来的八倍。输入的基带信号为011001000111101,和产生的分频信号进过数据选择器选择后输出已编码信号askcodeout。由上图可知输出的结果实现了ASK的编码调制。4.ASK译码器的设计ASK译码器的功能是对ASK编码的码元进行解调,还原出基带信号。ASK译码器的原理是对输入的ASK编码进行判断。检测到输入信号的频

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。