最新时序逻辑电路教学讲义ppt.ppt

《最新时序逻辑电路教学讲义ppt.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、时序逻辑电路5.1概述一、特点、模型及功能描述•特点：电路输出不仅和输入量有关，还取决于电路的状态量•模型：•功能描述：状态转换图、时序图、状态表二、本章内容同步和异步计数器电路的分析方法常用计数器电路原理和应用同步时序电路的设计2、异步计数器电路功能分析各FF驱动方程各FF时钟方程列状态转换表010100001100000010101111110010000010画完整的状态转换图结论：电路为异步能自启动的五进制计数器5.2常用时序逻辑电路－寄存器、计数器、顺序脉冲发生器等一、寄存器简单数据寄存器、移位寄存器、寄

2、存器阵列、存储器RAM、电荷耦合器件CCD（动态移位寄存器）等。1、典型数据寄存器2、典型移位寄存器单向移动（右移）双向移动功能0001011保持右移左移预置六上升沿DFF八D型锁存器四位双向移位寄存器74LS17474LS37474LS1943、常用IC介绍4、寄存器应用举例8D锁存器74LS374构成双向总线驱动器74LS374×2四位双向移位寄存器74LS194构成八位双向移动寄存器二、计数器分类：按进制数（计数长度）：二进制、十进制、N进制按码制分：8421码，循环码，2421(A),…按数值增减：加法，减

3、法，可逆按触发同步方式：同步，异步两类1、二进制计数器（1）异步二进制计数器时序图时序图异步二进制计数器规律：各FF接成.时钟方程上升沿触发下降沿触发加法计数减法计数（2）同步二进制计数器三位二进制加法计数器状态转换表cp01234567001000100101110111010011用J-KFF实现三位二进制加法电路同步二进制减法计数器，在cp的作用翻转，应在情况下，cp到达时翻转，则在、均为0情况下，cp到达时翻转，……，有..2、十进制计数器（1）同步十进制计数器在同步十六进制基础上同步十进制计数器..000

4、0000110011010同步十进制加法计数器电路（2）异步十进制计数器用合成法实现框图采用二进制计数器的输出信号作为五进制计数器的触发时钟实现十进制计数。二进制计数器十进制计数器=五进制计数器3移位寄存器型计数器（1）环形结构电路电路构成：状态转换图自启动电路形式状态转换图001100010011101110000111（2）扭环形结构电路电路及状态转换图自启动电路及状态转换图4、循环码计数器0010110101100001001011110001111001三位循环码计数器电路状态图三位循环码计数器电路图5、计

5、数器集成电路及应用（1）IC介绍同步可预置数十进制/十六进制计数器74LS160/161逻辑符号逻辑符号功能表功能0××××10××111111×清零置数计数保持功能0×××10010111××预置数加计数减计数保持CMOS同步十六进制加法计数器CC4520逻辑符号功能表功能1××00×0100清零保持计数计数异步二－五－十进制计数器74LS290逻辑符号功能表功能10×01×00预置最大数清零计数异步二-八-十六进制计数器74LS293逻辑符号功能表功能11×0××0清零计数计数（2）计数器IC应用举例实现计数多

6、种方法实现同一种计数长度——用十六进制计数器实现M=12计数电路用多次置数法用十六进制改为十进制计数多片芯片的级连级间异步，低位进位信号作为高位触发时钟级间同步：低位进位信号作为高位控制信号三、顺序脉冲发生器等电路顺序脉冲发生器序列脉冲发生器脉冲分配电路1、顺序脉冲发生器（1）原理框图：计数器+译码器（2）几种顺序脉冲发生器电路移位寄存器构成3路顺序脉冲计数器和4线－16线译码器构成16路顺序脉冲触发器组成时序电路和门构成4路顺序脉冲4位移位寄存器构成4路顺序脉冲2.序列脉冲发生器（1）原理框图计数器＋组合逻辑电路

7、Y为周期性输出的一串二进制信号。（2）脉冲序列电路1111××××1100011110000111103.脉冲分配电路三相六拍步进电机脉冲分配电路状态图M=1M=01101010010111101000000101010010001001100110101100001111000011110电路次态卡诺图三相六拍脉冲分配电路图5.3时序逻辑电路设计•同步计数器设计•异步计数器设计方法介绍•有控制变量的计数器设计•同步时序电路设计一、同步计数器设计1.基本设计方法——利用电路次态卡诺图求得各FF的驱动方程所求电路的状

8、态转换图，用J-KFF实现05237614画电路的次态卡诺图101110001011001010101/111111111111111111次态子卡诺图求各FF驱动方程，输出方程画逻辑电路图若考虑用DFF实现，则有2.修改法——适用于8421码编码、J-KFF构成的电路在二进制计数器的基础上，通过修改部分触发器的驱动方程，可得任意进制的计数器。修改法原则（对