最新第3章-组合逻辑电路教学讲义ppt.ppt

《最新第3章-组合逻辑电路教学讲义ppt.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第3章-组合逻辑电路3.1组合逻辑电路的分析与设计组合逻辑电路，即电路的输出仅与同一时刻电路的输入有关系，而与此前电路的状态无关。如前面学习的与门、或门、非门等就是简单的组合逻辑电路。组合逻辑电路主要由逻辑门电路构成，并且输出与输入之间没有反馈连接。组合逻辑电路的组成框图见下图所示。其中，xi为输入逻辑变量，yi为输出逻辑变量。yi与xi之间的逻辑关系为：y1=f1(x1…xn)y2=f2(x1…xn)…ym=fm(x1…xn)3.1.1组合逻辑电路的分析根据已知组合逻辑电路(逻辑图)，运用逻辑电路运算规律，确定其逻辑功能的过程，称为组合逻辑电路的分析。

2、分析过程如下：1.根据给定的逻辑电路(逻辑图)，确定组合逻辑电路输出逻辑表达式。推导输出逻辑表达式一般按照从输入到输出逐级写出的方法进行。2.利用公式法或卡诺图法对写出的输出逻辑表达式进行变换和化简，得到最简表达式。3.列出输出逻辑变量的真值表。4.分析真值表，确定、说明组合逻辑电路功能。通过对真值表的分析，可以发现，当输入AB时，三个输出Z1、Z2、Z3分别输出高电平1。所以，Z1表示AB。这是一个一位数值比较电路。引入中间变量的目的是为了有顺序的分析组合逻辑电路。在熟悉之后，可以不再引入中间变量而直

3、接进行分析。【例3.3】分析下图所示组合逻辑电路。解按照分析步骤，可以写出该组合逻辑电路的最终输出逻辑表达式为进行化简、变换列出真值表如下。输入变量输出变量AiBiJi-1FiJi0000000111010110110110010101001100011111【例3.3】真值表该电路逻辑功能为：当输入A、B中存在0且C≠D时，电路输出为1。输入变量输出变量输入变量输出变量ABCDYABCDY00000100000001110011001011010100110101100100011000010111101001101111000111011110【例3

4、.4】分析下图描述波形对应组合逻辑电路的功能。解波形图是描述电路的方法之一。根据已知输入输出波形图，可以获得电路真值表。分析真值表知，该电路反映了输入输出之间的“异或”逻辑关系。输入变量输出变量ABF0000111011103.1.2组合逻辑电路的设计组合逻辑电路的设计是从拟实现的电路逻辑功能出发，运用逻辑运算规律，求出实现目标逻辑功能的最佳逻辑电路的过程。组合逻辑电路的设计步骤为：1.根据拟实现的逻辑功能，建立该逻辑问题的真值表。确定输入、输出各变量间的逻辑关系，列出真值表。2.根据真值表，求出输出逻辑表达式，并进行变换和化简，得到需要的最简表达式。3

5、.根据表达式，画出逻辑图，用要求的门电路实现电路功能。【例3.5】设计一个三变量相异电路，用与非门实现。解三变量相异电路，即当三个输入逻辑变量取值相同时，输出为0；当三个输入逻辑变量取值不同时，输出为1。根据题意，列出真值表如下输入变量输入变量ABCFABCF00011000001010100100110001101111获得逻辑函数F的最简表达式获得满足本题设计要求的逻辑电路如下【例3．6】某水库在水下自下而上设A、B、C三个水位警戒线，若水位高于该线，则输出高电平1，否则输出0。水下设有两个放水闸门Z1、Z2。水位低于A，两个闸门均关闭；水位高于A而

6、低于B，仅开闸门Z2放水；水位高于B而低于C，仅开闸门Z1放水；水位高于C，两个闸门Z1、Z2同时放水。请设计一个闸门Z1、Z2的逻辑控制电路。解根据题意，设A、B、C代表三个水位警戒线状态，为输入逻辑变量。水位超过该点，输入逻辑变量状态为1，否则为0；Z1、Z2分别代表两个闸门的状态，为输出逻辑变量。该闸门打开放水，记为1，否则为0。得到真值表如下。根据真值表，得到输出函数表达式。与非门实现该逻辑功能电路如下。输入变量输出变量ABCZ1Z2000001000111010111113.2常见组合逻辑电路3.2.1加法器（Adder）1.半加器（HalfA

7、dder）只考虑本位两个数相加，不考虑低位进位的加法运算，称为半加。完成半加功能的电路，称为半加器。半加器真值表如下输入变量输出变量ABCS0000010110011110半加器输出的逻辑表达式为半加器的框图、实现电路、逻辑符号如图所示。2.一位全加器（FullAdder）考虑本位两个数相加与低位进位的加法称为全加，完成全加功能的电路称为全加器。全加器的真值表如下：输入变量输出变量ABCi-1CiSi0000000101010010111010001101101101011111根据真值表，获得输出表达式：全加器的框图、实现电路、逻辑符号如图所示。与或非

8、门实现全加器根据全加器真值表，可获得输出Si和Ci的另一种表达式，以方便使用与或