讲义第10章组合逻辑电路

《讲义第10章组合逻辑电路》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第10章组合逻辑电路（1）数字电路分类：①组合逻辑电路（简称组合电路）；②时序逻辑电路（简称时序电路，第10章介绍）。（2）组合逻辑电路：任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。（例如：编码器、译码器、全加器等等）（组合逻辑电路的基本单元电路是门电路，描述组合逻辑电路逻辑功能的方法主要有：逻辑表达式、真值表和工作波形图。）10.1组合逻辑电路的分析和设计10.1.1组合逻辑电路的分析组合电路分析：就是根据已知的组合逻辑电路，找出组合电路的输出与输入的关系，指出电路所能实现的逻辑功能。（电路图已知

2、，求真值表。）分析步骤：（1）由逻辑图写出输出端的逻辑表达式；（2）运用逻辑代数将所得逻辑函数表达式化简或变换；（3）列出输入输出关系的逻辑状态表（即真值表）；（4）分析电路的逻辑功能。（书上206页，例题10-1）10.1.2组合逻辑电路的设计组合电路设计的含义：组合电路的“设计”（或称“综合”）与组合电路的分析方法相反，它是根据要完成的逻辑功能，画出实现该功能的最简逻辑电路。最简的含义：器件数最少，器件种类最少，连线最少。组合逻辑电路的设计步骤：（1）根据逻辑问题的逻辑关系，确定输入变量和输出变量；（引起事件的原因定为输入变量；

3、事件的结果定为输出变量。）（2）根据给定的因果关系写出逻辑真值表；（3）由真值表写出逻辑函数表达式；（4）根据所用的器件类型，将函数化简，把变量变换成所需要的形式；（5）根据化简或者变化后的逻辑表达式画出电路图。注意：在设计当中，应该根据所用门电路的类型来化简逻辑表达式。（例如：用与非门设计时，应把逻辑函数表达式变换为最简的与非表达式。）（书上208页，例题10-3、10-4、10-5、10-6）10.2常用集成组合逻辑电路（在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。下面几节分别介绍这几种典型组

4、合逻辑电路的基本结构、工作原理和使用方法。）10.2.1编码器在数字电路中，为了区分一系列不同的事物，将其中的每个事物用一系列逻辑“0”和逻辑“1”按一定规律编排起来，组成不同的代码来表示，这就是编码的含意。）（1）编码：把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。（2）编码器：完成编码功能的电路统称为编码器。1、二进制编码器（1）普通二进制编码器：用位二进制代码对个信号进行编码的电路称为二进制编码器。如图10-13所示，为与非门组成的3位二进制编码器的电路图。又称8线—3线编码器。①二进制编码器对输入信号的规定

5、：在任何时刻只允许一路有效输入信号到达编码器的输入端，而不允许有两个或两个以上的有效输入信号同时出现在编码器的输入端。②由电路图可知，此编码器有8个输入,3个输出可。③根据电路图可以得到各个输出的表达式：（如果我们规定，在任一时刻只能有一路输入端有信号到来，其余输入端均无信号到达。有信号用“1”表示，无信号用“0”表示。则图10-13所示的逻辑电路可完成八路输入信号的编码（全0为输入有效）。）④表10-6给出了图10-13所示二进制编码器的的真值表。⑤八路输入信号编码分别为000、001、010、011、100、101、110、11

6、1。（它用3位二进制代码对8个输入信号进行编码，所以图10-13所示的逻辑电路为3位二进制普通编码器，又称为8线—3线编码器）（当编码器的输入端输入信号不止一个时，输出为全1，编码器的输出发生混乱。这是因为普通编码器不允许两个及以上的输入信号同时有效的缘故。可在实际应用中，往往有二个输入端或者二个以上的输入端有信号同时到达编码器，因此，普通编码器缺乏实用性。解决的方法是采用优先编码。）（2）二进制优先编码器（74LS148（T4148）：8线—3线）①优先编码：所谓优先编码，就是将所有的输入信号按优先顺序进行排队。当几个输入信号同时

7、出现时，只对其中优先级别最高的一个进行编码。实现优先编码的电路称为优先编码器。（也就是说，允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。）②74LS148优先编码器以低电平输入为有效信号，各输入信号按照优先级逐渐降低，的优先级最高，的优先级最低。③74LS148芯片的引脚图如图10-14所示。1）紧靠四边形的小圆圈表示“低电平为有效信号”。2）四边形内部标注为引脚功能说明。3）四边形外部标准为引脚编号。4）：为选通输入端，低电平有效。当时允许编码，芯片工作；当时输入、输出及控制引脚、

8、均被封锁，编码被静止。（时，输出均被锁定在高电平）5）：为选通输出端，只有当所有的编码输入都为高电平，且时，表示电路工作，但无编码信号输入，级连时可以扩展优先编码功能。6）：为优先扩展输出端，级连时可作输出位的扩展端。只要有任何一个编