最新时序逻辑电路课件教学讲义ppt课件.ppt

最新时序逻辑电路课件教学讲义ppt课件.ppt

ID:62270191

大小:2.91 MB

页数:84页

时间:2021-04-24

最新时序逻辑电路课件教学讲义ppt课件.ppt_第1页
最新时序逻辑电路课件教学讲义ppt课件.ppt_第2页
最新时序逻辑电路课件教学讲义ppt课件.ppt_第3页
最新时序逻辑电路课件教学讲义ppt课件.ppt_第4页
最新时序逻辑电路课件教学讲义ppt课件.ppt_第5页
资源描述:

《最新时序逻辑电路课件教学讲义ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、时序逻辑电路课件第六章 时序逻辑电路—6.1概述时序逻辑电路:任一时刻的输出信号不但取决于当时的输入信号,而且还取决于电路原来所处的状态。一、时序逻辑电路的结构特点:X(x1,x2,…,xi)——输入信号Y(y1,y2,…,yj)——输出信号Z(z1,z2,…,zk)——存储电路的输入信号Q(q1,q2,…,qL)——存储电路的输出信号1.时序电路包含组合电路和存储电路两个组成部分,而存储电路必不可少。2.存储电路的输出状态必须反馈到输入端,与输入信号一起共同决定组合电路的输出。向量X向量Q向量Z向量Y2Y(tn)=F[X(tn),Q(tn)]——输出方程Q(tn+1)=

2、G[Z(tn),Q(tn)]——状态方程(对与独立的一个RS、JK、D触发器称为特征方程)Z(tn)=H[X(tn),Q(tn)]——驱动方程(激励方程)tn,tn+1表示相邻的两个离散时间;q1,q2,…,qL为状态变量,代表存储器的输出状态,Q为状态向量二、按照存储单元状态变化的特点,时序电路可以分成同步时序电路和异步时序电路两大类。在同步时序电路中,所有触发器的状态变化都是在同一时钟信号作用下同时发生的。而在异步时序电路中,各触发器状态的变化不是同时发生,而是有先有后。异步时序电路根据电路的输入是脉冲信号还是电平信号,又可分为:脉冲异步时序电路和电平异步时序电路。第

3、六章 时序逻辑电路—6.1概述3②将驱动方程代入JK触发器的特征方程Qn+1=JQn+KQn中,得状态方程为:Q1n+1=Q2Q3Q1Q2n+1=Q1Q2+Q1Q3Q2Q3n+1=Q1Q2Q3+Q2Q3③写出输出方程为:Y=Q2Q3()在一系列时钟信号操作下电路状态转换的全部过程找出来,则电路的逻辑功能便可一目了然。状态转换表:若将任何一组输入变量及电路初态的取值代入状态方程和输出方程,即可算得电路次态和输出值:以得到的次态作为新的初态,和这时的输入变量取值一起,再代入状态方程和输出方程进行计算,又可得到一组新的次态和输出值。如此继续,将结果列为真值表形式,便得到状态转换

4、表。第六章 时序逻辑电路—6.2分析方法7Q1n+1=0•0•0=1•1=1Q2n+1=0•0+0•0•0=0Q3n+1=0•0•0+0•0=0Y=0•0=0例题中电路无输入变量,次态和输出只取决于电路的初态,设初态为Q3Q2Q1=000,代入其状态方程及输出方程,得:又以100为初态,代入得Q1n+1=0•0•1=0Q2n+1=1•0+1•0•0=1Q3n+1=1•0•0+0•0=0再以010为初态,代入得如此继续,依次得到100,101,110,000,又返回最初设定的初态,列出其状态转换表。Q1n+1=1•0•0=0•0=1Q2n+1=0•1+0•0•1=1Q3n+

5、1=0•1•0+1•0=08每经过七个时钟触发脉冲以后输出端Y从高电平跳变为低电平,且电路的状态循环一次。所以此电路具有对时钟信号进行计数的功能,且计数容量等于七,称为七进制计数器。若电路初态为111,代入方程得:Q3Q2Q1=000,Y=1状态转换图:更形象表示时序电路的逻辑功能。→代表转换方向,输入变量取值写出斜线之上,输出值写在斜线之下。代表状态9时序图:在时钟脉冲序列作用下电路状态,输出状态随时间变化的波形图叫做时序图。106.3.1寄存器和移位寄存器在数字系统中,常需要一些数码暂时存放起来,这种暂时存放数码。一个触发器可以寄存1位二进制数码,要寄存几位数码,就应

6、具备几个触发器,此外,寄存器还应具有由门电路构成的控制电路,以保证信号的接收和清除。移位寄存器除了具有寄存数码的功能外,还具有移位功能,即在移位脉冲作用下,能够把寄存器中的数依次向右或向左移。它是一个同步时序逻辑电路。一、寄存器:维持阻塞结构的单拍工作方式寄存器,其接收数码时所有数码都是同时读入的,称此种输入、输出方式为并行输入,并行输出方式。第六章 时序逻辑电路—6.3常用的时序电路分析(寄存器)11CC4046是三态输出的4位寄存器,能寄存4位二值代码。LDA+LDB=1时,电路处于装入数据的工作状态。LDA+LDB=0时,电路处于保持状态。ENA=ENB=0时,电路

7、正常工作ENA+ENB=1时,电路输出高阻态第六章 时序逻辑电路—6.3常用的时序电路分析(寄存器)12二、移位寄存器1)从CP上升沿开始到输出新状态的建立需要经过一段传输延迟时间,故当CP上升沿同时作用于所有触发器时,它们输入端的状态都未改变。2)F1按Q0原来的状态翻转,F2按Q1原来的状态翻转,F3按Q2原来的状态翻转,同时,输入端的代码存入F0,总的效果是寄存器的代码依次右移一位。例如在四个CP周期内输入代码依次为1011,移位情况如状态表。第六章 时序逻辑电路—6.3常用的时序电路分析(移位寄存器)13可见,经过4个

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。