《时序逻辑电路》PPT课件.ppt

《时序逻辑电路》PPT课件.ppt

ID:51012921

大小:582.82 KB

页数:34页

时间:2020-03-17

《时序逻辑电路》PPT课件.ppt_第1页
《时序逻辑电路》PPT课件.ppt_第2页
《时序逻辑电路》PPT课件.ppt_第3页
《时序逻辑电路》PPT课件.ppt_第4页
《时序逻辑电路》PPT课件.ppt_第5页
资源描述:

《《时序逻辑电路》PPT课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第5章 时序逻辑电路内容简介时序电路的基本分析与设计方法;计数器、寄存器、锁存器、顺序脉冲信号发生器的电路结构及其应用。重点内容时序逻辑电路的分析与设计方法;运用“反馈归零法”、“反馈置数法”、“反馈置最小数法”和“级联法”等四种方法构成“N进制计数器”。5.1时序逻辑电路的分析和设计方法一、时序逻辑电路的结构及特点时序逻辑电路——任何一个时刻的输出状态不仅取决于当时的输入信号,还与电路的原状态有关。时序电路的特点:组合电路触发器电路X1XiZ1ZjQ1QmD1Dm…………输入信号信号输出触发器触发器输入信号输出信号CP(1)含有具有记忆元件(最常用

2、的是触发器)。(2)具有反馈通道。二、时序逻辑电路的一般分析方法分析时序逻辑电路的一般步骤1.由逻辑图写出:各触发器的时钟方程;时序电路的输出方程;各触发器的驱动方程。2.将驱动方程代入相应触发器的特性方程,求得时序逻辑电路的状态方程。3.根据状态方程和输出方程,列出该时序电路的状态表,画出状态图或时序图。4.根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。三、时序逻辑电路的设计方法1、时序逻辑电路的设计步骤所谓时序逻辑电路的设计,是根据要求实现的逻辑功能,求出满足此功能的最简单的时序逻辑电路的过程。一般步骤如下:(1)分析设计要求,建立原始

3、状态图或原始状态转换表首先分析给定的逻辑问题,明确输入、输出变量,并且定义其对应的意义;再设定电路的状态数,将电路的状态按顺序编号,然后按照题意画出原始状态图或原始状态转换表。(2)进行状态化简,求出最简状态图在原始状态图中,凡是输入相同输出也相同,要转换的次态也相同的状态,皆称为等价状态。状态化简就是将多个等价状态合并,丢掉多余状态,从而得到最简状态。(3)状态分配状态分配又叫做状态编码或状态赋值。若最简状态图中状态数为N,则触发器的数目n应满足关系2n≥N>2n-1(4)选定触发器的类型,求出时钟方程、输出方程、状态方程和驱动方程。(5)画逻辑电

4、路图根据求出的时钟方程、驱动方程、输出方程及选定触发器的类型,便可画出所要设计的逻辑电路图。(6)检查设计的电路能否自启动。把无效状态代入电路检查,在时钟脉冲作用下能够进入有效循环,则说明该电路有自启动能力。如果无效状态形成了循环,则说明所设计的电路不能自启动,则应采取两种措施解决。一种是修改逻辑设计电路,另一种是通过预置数的方法,将电路的初始状态值置成有效状态之一。2.时序逻辑电路设计举例例试设计一个同步六进制加法计数器解:(1)依题意,可画出如图所示状态图Q3Q2Q1/C同步六进制加法计数器状态图从图中看出:状态图不包括二个无效状态110和111

5、,可作任意项处理(2)选择触发器,求时钟方程、输出方程和状态方程①选择触发器:∵N=6  2n≥N≥2n-1又JK触发器功能齐全,使用灵活∴n=3即选用3个下降沿触发的边沿JK触发器②求时钟方程:采用同步方案CP0=CP1=CP2=CP③求输出信号Y的最简表达式[见图5.10(a)]④求状态方程[见图5.10(b、c、d、e)]由图5.10所示各卡诺图得到:在本例中把每一个触发器次态为1时所对应的现态的最小项加起来,使获得该位上次态的标准“与或”表示;把输出为1时所对应的现态加起来,使得到输出信号Y的标准“与或”表示式。(3)求驱动方程对照JK触发器

6、的特性方程形式:变换得到:==(约束项应去掉)比较式和式得驱动方程:(4)画逻辑电路图例题逻辑电路图(5)检查电路能否自启动将无效状态111、110代入式(5.12)进行计算得:110111100/0/1111、110均可进入有效状态,可见,所设计的时序逻辑电路能够自启动。5.2同步计数器一、同步二进制计数器同步二进制计数器通常由JK触发器、D触发器和门电路组成,n位计数器就是由n个JK触发器实现,其连接规律见表。各个触发器在输入CP脉冲的同一时刻触发,计数速度快,不会出现因触发器翻转时刻不一致而产生的干扰信号。二、同步非二进制计数器例分析图5.22

7、所示同步非二进制计数器的逻辑功能。例题同步非二进制计数电路解:(1)时钟方程:CP0=CP1=CP2=CP(2)驱动方程:(3)将式(2)中的驱动方程代入各触发器的特性方程得状态方程(4)由(3)中的状态方程式得到对应的状态转换表(表1)和状态转换图(图1)CP1234500000101001110000101001100000CPCPCP101110111010010000表1(5)结论:从图5.23中可以看出,计数器输出Q2Q1Q0共有000~111八种状态,随着被计数时钟脉冲的增加,输出Q2Q1Q0会进行五个有效循环状态,其余的101、110和

8、111三个状态称为无效状态。此电路不论从哪一个状态开始工作,在CP脉冲作用下触发器的输出部分进入有效循环圈内

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。