时序逻辑电路的分析和设计课件.ppt

《时序逻辑电路的分析和设计课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、7时序逻辑电路的分析和设计7.1概述7.2基于触发器时序电路的分析7.3基于触发器时序电路的设计7.4集成计数器7.5集成移位寄存器7.6基于MSI时序逻辑电路的分析7.7基于MSI时序逻辑电路的设计时序逻辑电路：在任何时刻，逻辑电路的输出状态不仅取决于该时刻电路的输入状态，而且与电路原来的状态有关。7.1概述时序逻辑电路的一般结构框图如图7.1.1。图7.1.1时序逻辑电路的一般结构框图组合逻辑电路存贮电路x1···xiw1···wk······z1···zjq1···ql······信号间的逻辑关系可以用三个向

2、量方程来表示。输出方程：Z(tn)=F[X(tn),Q(tn)]状态方程：Q(tn+1)=G[W(tn),Q(tn)]驱动方程：W(tn)=H[X(tn),Q(tn)]式中tn和tn+1表示相邻的两个离散时间。7.2基于触发器时序电路的分析时序逻辑电路中的基本单元是触发器。基于触发器时序逻辑电路的分析是时序逻辑电路分析的基础。7.2.1分析方法7.2.2同步时序电路的分析7.2.3异步时序电路的分析7.2.1分析方法逻辑电路图驱动方程输出方程状态方程逻辑功能状态转换表状态转换图时序图图7.2.1时序电路分析流程图7

3、.2.2同步时序电路的分析[例7.2.1]分析如图7.2.2所示时序电路的逻辑功能图7.2.2例7.2.1逻辑电路图Q0Q1Q2CP&ZFF0FF1FF211TC1&1TC11TC1(1)写三个状态方程①驱动方程：③状态方程：②输出方程：(2)状态转换表、状态转换图和时序图①状态转换表00000101001110010111011112345678CP表7.2.1例7.2.1状态转换表001010011100101110111000②状态转换图000/0/0/0图7.2.1例7.2.1状态转换图/1/0001010

4、011111110101100/0/0/0X/Z(3)说明电路的逻辑功能同步8进制加法计数器③时序图表7.2.1例7.2.1时序图7.2.3异步时序电路分析[例7.2.2]图7.2.4为一异步时序电路逻辑图，试分析该电路的逻辑功能。图7.2.4例7.2.2逻辑电路图Q0Q1Q2CP&FF0FF1FF211111JC11K1JC11K1JC11K(1)写方程式①写出触发器驱动方程和时钟方程J0=，K0=1，CP0=CPJ1=K1=1，CP1=Q0J2=Q1Q0，K2=1，CP2=CP②.状态方程(CP0)(CP1)(

5、CP2)(2)列出状态转换真值表、画出状态转换图和波形图①状态转换真值表00000101001110001234CP表7.2.3例7.2.2状态转换表001010011100000000001010011100(a)状态转换图CPQ0Q1Q2(b)工作波形图③画波形图②画出状态转换图(3)说明电路的逻辑功能5进制异步计数器7.3基于触发器时序电路的设计7.3.1设计步骤7.3.2同步时序电路的设计7.3.3异步时序电路的设计7.3.1设计步骤图7.3.1时序电路设计流程图设计要求状态转换图选触发器状态分配状态转换表

6、状态方程输出方程驱动方程逻辑电路图检查自启动7.3.2同步时序电路的设计[例7.3.1]用下降沿触发的JK触发器设计同步8421码的十进制加法计数器⑴根据设计要求，作出状态转换图。S0图7.3.2例7.3.1状态转换图S1S2S3S4S5S6S7S8S9⑵选择触发器的类型、个数以及进行状态分配①选择所用触发器的类型和个数题已指定JK触发器。本例中，因为状态数N=10，所以触发器个数n=4。②状态分配状态分配采用8421BCD码。有S0=0000，S1=0001，···，S9=1001。1010～1111六个状态可作

7、为任意项处理。CP1234567891000000001001000110100010101100111100010010001001000110100010101100111100010010000表7.3.1例7.3.1的状态转换表③列出状态转换表(3)求出3个向量方程①画次态卡诺图如图7.3.3所示0001111001X001X010XX01XX000111100001111000X011X000XX11XX0001111000011110图7.3.3例7.3.1次态卡诺图11X100X000XX11XX00

8、0111100001111000X100X001XX00XX00011110②与JK触发器特性方程比较可得FF2的驱动方程J3=Q2Q1Q0K3=Q0J1=Q3Q0K1=Q0J0=1，K0=1同理可得其它驱动方程CP1JC11KRDQ01图7.3.4例7.3.1逻辑逻辑电路图FF0&1JC11KRDFF1&1JC1&1KRD&1JC11KRDQ1FF2Q2