时序逻辑电路分析与设计课件.ppt

《时序逻辑电路分析与设计课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第6、7章时序逻辑电路分析与设计一、时序逻辑电路概述及分析方法1、时序逻辑电路的结构及特点时序逻辑电路——任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关。时序电路的特点：（1）含有具有记忆元件（最常用的是触发器）。（2）具有反馈通道。2.时序逻辑电路分类①按状态改变方式同步时序逻辑电路与异步时序逻辑电路。②按输入与输出关系米里型：输出信号不仅取决于输入，而且还取决于存储电路状态；摩尔型：输出信号仅仅取决于存储电路。分析时序逻辑电路的一般步骤（1）由逻辑图写出下列各逻辑方程式：各

2、触发器的时钟方程。时序电路的输出方程。各触发器的驱动方程。3、时序逻辑电路的分析方法(2)将驱动方程代入相应触发器的特性方程，求得时序逻辑电路的状态方程。(3)根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。(4)根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。给定电路驱动方程输出方程时钟方程状态方程计算说明逻辑功能触发器特征方程注意CP的有效沿状态转移表状态图时序图第一步第二步第三步第四步特别是对异步时序逻辑电路时序波形图和状态图。二、时序功能器件及应用1寄存器数码寄存

3、器——寄存器是一种重要的数字逻辑部件，常用来暂时存放数据、指令等。具有接收、存放和清除数码的功能。有时为了处理数据的需要，寄存器的各位数据需要依次移位，具有移位功能的寄存器称为移位寄存器。RD集成数码寄存器74LSl75：74LS175的功能:RD是异步清零控制端。D0～D3是并行数据输入端，CP为时钟脉冲端。Q0～Q3是并行数据输出端。移位寄存器(shiftregister)移位寄存器可分为单向移位寄存器和双向移位寄存器。单向移位寄存器是指仅具有左移动功能或右移动功能寄存器。而双向移位寄存器是指既

4、能左移、又能右移的移位寄存器。单向移位寄存器双向移位寄存器集成移位寄存器7419474194为四位双向移位寄存器。Q0和Q3分别是左移和右移时的串行输出端，Q0、Q1、Q2和Q3为并行输出端。DSL和DSR分别是左移和右移串行输入。D0、D1、D2和D3是并行输入端。74194的功能表：74194的功能表：计数器是统计脉冲个数的时序电路。它用于计数、定时、分频及执行数字运算等。计数器除分为同步和异步计数器外；还可以根据计数器功能分为加法计数器、减法计数器和可逆计数器；又可根据计数器长度（模值）分为二

5、进制和非二进制计数器等。2、计数器集成计数器及应用集成同步计数器（1）4位二进制同步加法计数器74161RC1&&Q∧1J1K&&≥13Q&Q&RC1∧1J1K&&≥12Q&Q&RC1∧1J1K&&≥11Q&Q&RC1∧1J1K&&≥10Q0D1&&&&&1CTCT11D2D3DCPLDCRCO41235671516CPD0D1D2GNDQ3Q2Q1Vcc74161891011121413CR3DLDCTPCTTQ0CO74161具有以下功能：（3）8421BCD码同步加法计数器74160（1）同步

6、级联。例：用两片4位二进制加法计数器74161采用同步级联方式构成的8位二进制同步加法计数器，模为16×16=256。计数器的级联集成十进制计数器举例（1）8421BCD码同步加法计数器74160组成任意进制计数器（1）异步清零法异步清零法适用于具有异步清零端的集成计数器。例：用集成计数器74160和与非门组成的6进制计数器。QDQ1∧074160Q32Q3DETTQ10Q211CPLDD31QETPQ计数脉冲CO20DCR例用74160组成100进制计数器。3Q2QCTTCP0D1D2D3DCO1

7、Q0Q74160(1)∧CTPCRLD13DD3DCPQQ0∧0CO74160(2)LD21CTTQDQCR2CTP计数脉冲例用74160组成48进制计数器。先将两芯片采用同步级联方式连接成100进制计数器，然后再用异步清零法组成了48进制计数器。解：因为N＝48，而74160为模10计数器，所以要用两片74160构成此计数器。3Q2QCTTCP0D1D2D3DCO1Q0Q74160(1)∧CTPCRLD13DD3DCPQQ0∧0CO74160(2)LD21CTTQDQCR2CTP计数脉冲&3Q2Q

8、CTTCP0D1D2D3DCO1Q0Q74160(1)∧CTPCRDL13DD3DCPQQ0∧0CO74160(2)L21TQDQCR2DEP1计数脉冲11