时序逻辑电路分析和设计.ppt

《时序逻辑电路分析和设计.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第5章时序逻辑电路概述5.2计数器5.1时序逻辑电路的分析和设计5.3寄存器一、时序逻辑电路的特点在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且还和电路原来的状态有关者，都叫做时序逻辑电路，简称时序电路。时序电路必然具有记忆功能，因而组成时序电路的基本单元是触发器。组合逻辑电路存储电路...........WQ1QLZ1ZKX1F1FJXI概述输出方程：状态方程：驱动方程：二、时序电路的逻辑功能表示方法1.逻辑表达式组合逻辑电路存储电路...........WX1XIF1FJQ

2、1QLZ1ZK2.状态（转换）图分式的分子为电路的输入状态，分母为电路的输出状态。状态的转换是在时钟CP的作用下实现的。一个具体的状态转换图箭头为状态的转换方向，斜线下方为电路的输出信号。电路状态的转换是在CP的作用下实现的。3.状态转换表、卡诺图和时序图(1)状态转换表000001011111110100010101001011111110100000101010C11111011一个具体的状态转换表次态/输出(2)卡诺图(3)时序图三、时序逻辑电路的分类1.按逻辑功能划分：寄存器、计数器、存

3、储器、脉冲发生器等。2.按状态变化划分：同步、异步。对于同步时序逻辑电路，存储电路中所有的触发器由一个统一的时钟脉冲源控制。对于异步时序逻辑电路，存储电路中所有的触发器不是由一个统一的时钟脉冲源控制。同步时序逻辑电路异步时序逻辑电路3.按输出信号的特性划分：(1)Moore型：其输出仅取决于电路的现态，而与电路的输入无关；(2)Mealy型：其输出不仅与现态有关，而且还与电路的输入有关；Moore型电路的状态转换图输入/输出状态状态转换方向电路的输出仅取决于电路现态Mealy型电路的状态转换图输

4、入/输出状态状态转换方向电路的输出不仅与现态有关，而且还与电路的输入有关；5.1时序电路的分析和设计方法时序电路的分析目的：分析给定的时序电路的逻辑功能。时序电路的设计目的：根据给定的具体逻辑问题，求出实现这一逻辑功能的逻辑电路。时序电路分类：同步时序电路和异步时序电路。一、时序逻辑电路分析的一般步骤①时钟方程：每个触发器的时钟信号逻辑表达式；②输出方程：时序电路各个输出信号的逻辑表达式；③驱动方程：每个触发器同步输入信号的逻辑表达式（如：D；J、K；R、S；T等的逻辑表达式）。④状态方程：将各

5、个触发器的驱动方程代入各自的特性方程中，即可得出时序电路的状态方程；5.1.1时序逻辑电路的分析方法1.根据给定的逻辑电路图，写出以下方程：2.状态计算将电路输入和现态的各种可能取值代入状态方程和输出方程进行计算，求出相应的次态和输出；3.画出在时钟CP作用下的状态转换图、状态转换表、时序波形图；4.电路功能说明。写各触发器的驱动方程写电路的输出方程写电路的状态方程作状态转换表及状态转换图作时序波形图分析电路的逻辑功能时序电路的分析方法输入端的表达式，如T、J、K、D。组合电路的输出特性方程描述

6、输入与状态转换关系的表格画出时钟脉冲作用下的输入、输出波形图二、时序逻辑电路的分析举例[例5.1.1]试分析如图所示时序逻辑电路的逻辑功能。【解】1.写方程式时钟方程：CP0=CP1=CP2=CP输出方程：驱动方程：状态方程：注意：上述状态方程均是在CP下降沿到来时有效！状态转换图2.状态计算000001011111110100010101001011111110100000101010Y11111011状态转换表1654327CP01Q0Q1Q2Y00000000000001111111110

7、11时序波形图由状态转换表、状态转换图和时序波形图可见，在6个时钟CP作用之后，电路回到初始状态，故该电路实现的是一个六进制计数器，且不可以自启动。3.分析电路的逻辑功能4.有效循环、无效循环及自启动问题：(1)有效状态与有效循环：在时序电路中，凡是被利用了的状态都称为有效状态；凡是由有效状态形成的循环都称为有效循环。(2)无效状态与无效循环：在时序电路中，凡是未被利用的状态都称为无效状态；凡是由无效状态形成的循环都称为无效循环。(3)自启动问题：若在时序电路中存在无效状态，但未形成循环，在时钟

8、的作用下可以自动地转换到有效状态，这样的时序电路就称为可以自启动的时序电路；若在时序电路中存在无效状态，且形成了循环，这样的时序电路就称为不可以自启动的时序电路。可以实现自启动的时序电路不可以实现自启动的时序电路例.设电路初始状态为“000”，试画出下图时序电路的状态转换图和时序图，分析电路功能并判断能否自启动。5.1.2时序逻辑电路的设计方法（一）逻辑抽象，建立原始状态转换图（表）一、时序逻辑电路设计的一般步骤时序逻辑电路的设计就是给定设计要求，该要求可以是一段文字，也可以是状态转换图，然后设