时序逻辑电路的分析和设计

《时序逻辑电路的分析和设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第六章时序逻辑电路的分析和设计6.1时序逻辑电路的基本概念6.1.1时序逻辑电路的基本结构及特点时序逻辑电路在任一时刻的输出信号不仅与当时的输入信号有关，还与电路原来的状态有关。时序逻辑电路不仅包含组合逻辑电路，还含有存储电路，因而有记忆能力。7/13/20211数字电子技术Z=F1（X，Qn）------输出方程Y=F2（X，Qn）------驱动方程Qn+1=F3（Y，Qn）------状态方程7/13/20212数字电子技术6.1.2时序逻辑电路的分类同步时序电路：存储电路内所有触发器的时钟输入端都接于同一个时钟脉冲源。异步时序电路：存储电路内的触

2、发器没有统一的时钟脉冲。7/13/20213数字电子技术6.1.3时序逻辑电路功能的描述方法1.逻辑方程式包括输出方程、驱动方程、状态方程2.状态表反映输出Z、次态Qn+1和电路的输入X、现态Qn间对应关系的表格3.状态图反映时序逻辑电路状态转换规律及相应输入、输出取值关系的图形4.时序图时序电路的工作波形图7/13/20214数字电子技术6.2时序逻辑电路的分析方法时序逻辑电路的分析:已知时序逻辑电路，求其输出Z的变化规律、电路状态Q的转换规律，以说明该时序逻辑电路的逻辑功能和工作特性。6.2.1分析时序逻辑电路的一般步骤（1）根据给定的时序电路图写出

3、CP的逻辑表达式、输出方程、驱动方程。（2）将驱动方程带入相应触发器的特征方程，求出时序逻辑电路的状态方程。（3）列状态表、画状态图或时序图。（4）用文字描述给定时序逻辑电路的功能。7/13/20215数字电子技术6.2.2同步时序逻辑电路的分析举例例6.2.1分析右图所示时序电路图6.2.1(FIASH)解：（1）写出各逻辑方程同步时序电路的CP的逻辑表达式可不写输出方程：Z=Q1nQ0驱动方程：J0=1，K0=1J1=X⊕Q0n，K1=X⊕Q0n7/13/20216数字电子技术（2）将驱动方程代入JK触发器的特征方程，得到次态方程：驱动方程：J0=1

4、，K0=1J1=X⊕Q0n，K1=X⊕Q0n状态方程：7/13/20217数字电子技术（3）状态表、状态图、时序图11/000/001/010/101/010/011/000/10001101110XQ1n+1Q0n+1/ZQ1nQ0n图6.2.2(FIASH)（4）逻辑功能：可控计数器7/13/20218数字电子技术例6.2.2分析右图所示时序电路图6.2.4(FIASH)解：（1）写出各逻辑方程输出方程：驱动方程：7/13/20219数字电子技术（2）将驱动方程代入D触发器特性方程得到次态方程（3）列状态表、画状态图和时序图图6.2.6(FIASH)

5、Q2nQ1nQ0nQ2n+1Q1n+1Q0n+10000010010100101000111101000011010101101001111107/13/202110数字电子技术（4）逻辑功能：脉冲分配器，节拍脉冲产生器。电路仅001、010、100三个状态构成循环，为有效状态，而其余各状态均为无效状态。当电路处于无效状态时，在CP脉冲的作用后，电路能自动进入有效序列，电路具有自启动能力。图6.2.5(FIASH)7/13/202111数字电子技术6.2.3异步时序逻辑电路的分析举例例：分析右图所示逻辑电路解：（1）CP的逻辑表达式：CP0=CPCP1=

6、Q0输出方程：Z=Q1nQ0驱动方程：D0=Q0n，D1=Q1n图6.2.7(FIASH)7/13/202112数字电子技术（2）各触发器的次态方程：（3）状态表、状态图、时序图Q1nQ0nCP0CP1Q1n+1Q0n+1/Z000110110011/000/001/010/1Q0n+1=Q0nQ1n+1=Q1n图6.2.8(FIASH)（4）逻辑功能：异步四进制减法计数器7/13/202113数字电子技术6.3同步时序逻辑电路的设计方法时序逻辑电路的设计：已知逻辑功能要求，选择适当的逻辑器件，设计出符合要求的时序逻辑电路。6.3.1同步时序逻辑电路设计

7、的一般步骤（1）根据要求和给定的条件作出状态图或状态表（3）根据状态表和触发器的特征方程作出触发器（4）画出触发器驱动方程的卡诺图，化简，写出（2）确定触发器的类型和个数的激励表化简后的驱动方程，作出逻辑图。7/13/202114数字电子技术6.3.2同步时序逻辑电路设计举例同步计数器设计步骤：（1）确定状态数和触发器个数。其中：M状态数n触发器个数（2）列出状态表和驱动表。（3）按驱动表作驱动方程。（4）按驱动方程作逻辑图。（5）画出完整的状态图，检查设计的计数器能否自起动。7/13/202115数字电子技术例：用JK触发器设计同步五进制递增计数器解：

8、（1）五进制有5个状态，23≥5，用三个触发器。000100011010001五