译码器和大数据选择器实验资料报告材料.doc

《译码器和大数据选择器实验资料报告材料.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、译码器和数据选择器12级电子信息工程朱加熊实验目的1、熟悉集成译码器和数据选择器。2、掌握集成译码器和数据选择器的应用。3、学习组合逻辑电路的设计。实验仪器及材料1、双踪示波器2、器件：74LS00二输入端四“与非”门1片74LS20四输入端双“与非”门1片74LS139双2-4先译码器1片74LS153双4选1数据选择器1片实验容1、译码器逻辑功能测试将74LS139译码器按图3.1接线，按表3.1分别置位输入电平，填输出状态表。仿真结果Y0Y1Y2Y32、译码器转换将双2-4线译码器转换为3-8译码器。（1）、画出转换电路图。

2、（2）、在试验箱上接线并验证设计是否正确。（3）、设计并填写该3-8线译码器逻辑功能表，画出输入、输出波形。电路图逻辑功能表ABCY000Y0001Y1010Y2011Y3100Y4101Y5110Y6111Y7注：表中Y=Yi表示Yi=0，其余输出值为13、数据选择器的测试及应用（1）、将双4选1数据选择器74LS153参照图3.2接线，测试其逻辑功能并填写功能表3.2.（2）、将试验箱上4个不同频率的脉冲信号接到数据选择器4个输入端，将选择端置位，使输入端分别观察到4种不同频率的脉冲信号。（3）、分析上述实验结果并总结数据选择

3、器的作用。逻辑功能表输出控制选择端数据输入端输出EA1A2D3D2D1D0YHXXXXXXLLLLXXXLLLLLXXXHHLLHXXLXLLLHXXHXHLHLXLXXLLHLXHXXHLHHLXXXLLHHHXXXH4、应用设计（1）、用2-4线译码器74LS139和少量逻辑门设计一个一位全减器。列出真值表和卡诺图，画出原理图，在实验箱上接线并验证设计是否正确。（2）、用4选1数据选择器74LS153和少量逻辑门设计一个1位全加器。列出真值表和卡诺图，画出逻辑图，在实验箱上接线并验证设计是否正确。全减器逻辑功能表AnBnCnC

4、n+1Dn0000000111010110111010001101001100011111原理图仿真结果Cn+1Sn全加器逻辑功能表AiBiCiCi+1Si0000000101010010111010001101101101011111原理图仿真结果Ci+1组合逻辑电路的设计方法1.进行逻辑抽象1）确定输入变量和输出变量；2）定义逻辑状态的含义；3）列出逻辑真值表。2.写出逻辑函数式。3.选定器件的类型。4.将逻辑函数化简成适当的形式。5.根据化简后的逻辑函数式，画出逻辑图。6.工艺设计。