实验三：数据选择器、译码器、全加器实验.doc

《实验三：数据选择器、译码器、全加器实验.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、数据选择器、译码器、全加器实验一、实验目的1、熟悉数据选择器的功能。2、熟悉译码器的工作原理和使用方法。3、设计应用译码器，进一步加深对它的理解。4、学习用中规模集成电路的设计方法。二、实验所用仪器和芯片1、双4选1数据选择器74LS153              1片2、双2线-4线译码器74LS139              2片3、四两输入与非门74LS001片3、TEC-5(TDS-2)实验系统              1台三、实验内容1、用QuartusII设计一个4选1的数据选择器4个输入端输入4组周期不

2、同的信号，改变数据选择引脚的电平和使能端（低电平有效）的电平，产生四种不同的组合，观察每种组合下数据选择器的的输出信号情况；2、用2线-4线译码器设计一个3线-8线译码器，框图如下：3、用数据选择器（1片74LS153）设计实现一位全加器，实现电路并验证其正确性。附74LS153和74LS139管脚图输入输入输出VccG2A12D32D22D12D02Y输出VccG2A1B22Y02Y12Y22Y374LS139G1A01D31D21D11D01YGNDG1A1B11Y01Y11Y21Y3GND输入输出输入输出