基于FPGA的FM0编码设计.pdf

基于FPGA的FM0编码设计.pdf

ID:55977635

大小:770.50 KB

页数:4页

时间:2020-06-03

基于FPGA的FM0编码设计.pdf_第1页
基于FPGA的FM0编码设计.pdf_第2页
基于FPGA的FM0编码设计.pdf_第3页
基于FPGA的FM0编码设计.pdf_第4页
资源描述:

《基于FPGA的FM0编码设计.pdf》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、iii设计与实现i;基于FPGAB~FMO编码设计杜平(中国电子科技集闭公司第七研究所,广东广州510310)【摘要】主要介绍了FMO编码的设计方法,采用了状态机实现各状态的转换并通过并串转换方法实现状态编码后的数据输出。该方案采~Verilog编码,且在Altera公司的cyclonel[j片上通过了验证。【关键词】FM0编码状态机并串转换FPGA中图分类号:TN92文献标识码:A文章编号:1{)06一lOl0(2014)一16—0054—04FMOcodingDlesl’gnBasedonFPGADUPing(ChinaElectr

2、op-icsTechnolof~GroupCorporationNo7ResearChInstitute,Guangzhou510310,Chi1[AbstracQThispaperfocuseson埔designmethodofFM0coding,whichadoptsstatemachinetoaccomplishthetransitionofstatesandusespal1el_t0sefialconversiontooutp~thestateencodeddataiThismethodisverifiedOI1CycloneI

3、IIchipofAlterausingVerilogHDLprogramming1angu8ge.【Keywords]FM0codingstatemachineoarallel-to-serialconversiFPGA1FM0编码原理相位只从位窗的起始处翻转,则表示数据“1”;如果FM0广泛地应用于超高频无线射频技术中,在相位除了在位窗的起始处翻转,还在位窗中间翻转,“无线射频识别协议一第1类第2代UHFRFID(86O一则表示数据⋯0’。根据FM0编码的规则,可以发现无960MHz)通信协议”中明确规定,电子标签向读写器论传送的数据

4、是“0”还是“1”,在位窗的起始处都应答时,需采用FMO编码或者米勒编码。下面介绍的会发生相位变化]。其编码表达式如下:编码实现方案已经应用到了超高频射频识别系统中,1口¨当=o时;能够实现正常通信。={dH当=1,七为奇数时;(1)I口当=1,为偶数时。FM0(O[JBi-PhaseSpace)编码称为双相间隔码编L码,每位数据与前一位数据要发生相位翻转。其工作其中,a为编码后的数据。原理是在一个位窗内采用相位变化来表示逻辑。如果图1描绘了DM0编码后的波形,(f)一(f)状态表明4种可能FM0编码。数据“0”和数据“i”的编码都对应

5、有两个相位,下一个数据编码状态的选择要根Jl史稿日期:2014一f】5—3()据前一个编码的相位而确定。例如,对数据“O1”进责任编辑:袁婷ytlantil1g@1]llJcon¨n行编码,如果数据“0”选择正相位状态,则数据54I麓蒜数据0正相位数据0负相位数据1正相位数据1负相位还取决于机器的内部状态。另外,采幅度幅度幅度幅度取的行动还会决定并更新机器的状ll态。OO状态机根据目前状态和外界触11发条件来跳转到下一个状态,这比较S1()()(t)()直观地实现不同状态之间的跳转。为图1FM0编码状态图本编码构建4个状态一,根据输入的

6、待编码数据进行状态转换。其“1”的编码就必须选择状态。而从状态S转换到状Verilog程序如下:态是不允许的,这是因为由此产生的信号在编码起alwayS@(Din,state)始位置没有相位变化。begincase(state)S1:2FM0编码设计begin利用FPGA进~'PM0编码,可以快速实时地实现编if(Din)码。其编码过程分为:状态机编码口和并行数据串行转next—state<=S3:换。经过状态编码后,原数据被编码成了符合双相转e1se换规则的数据,此数据是位宽为两位的并行数据。将next—State<=S1:其进行并串

7、转换后输出,就是读写器可以识别的FM0end编码数据。S2:2.1状态机编码beginFM0编码包含4个状态,它们之间存在一定的规if(Din)律。2个状态之间必须包含一次相位改变。根据输入数next—state<=S4:据的不同,4个状态之间可以进行转换,采用如图2所elSe示的规则【3]:next—state<=S2:endS3:Obeginif(Din)neXt—state<=S4:else图2FM0编码状态转换表next—State<=S2:end在FPGA中,采用状态机可以准确快速地实现FM0的编码过程。有限状态机是一种概念性

8、机器,它能采S4:取某种操作来响应一个外部事件,具体采取的操作取begin决于接收到的事件。之所以能做到这点,是因为状态if(Din)neXt—State<=S3:机定义了一个内部状态,它会在收到事件后进行

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。