基于FPGA的高清AVS熵编码硬件设计-论文.pdf

《基于FPGA的高清AVS熵编码硬件设计-论文.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、ApplicationofintegratedCircuits基于FPGA的高清AVS熵编码硬件设计张贞雷，王祖强，蒋霞，李文军(山东大学信息科学与工程学院，山东济南250100)摘要：为实现高清AVS熵编码硬件设计，通过对算法模块进行分析，将码表切换、码字计算和指数哥伦布编码设计成流水线并行处理单元。利用并行zig—zag扫描，加快了处理速度。同时采用组合逻辑实现码表查找，设计码长确定器，节省了硬件资源。关键词：AVS；熵编码；高清；流水线；码长确定器中图分类号：TN919．8文献标识码：A文章编号：0258-7998(2014)02一O042—04

2、FPGA-basedhardwaredesignofHDentropycodinginAVSZhangZhenlei，WangZuqiang，JiangXia，LiWenjun(SchoolofInformationScienceandEngineering，ShandongUniversity，Jinan250100，China)Abstract：ToimplementhardwaredesignofHDAVSentropycoding，throughanalysisofthealgorithmmodule，codetableswitching，co

3、mputingofeodewordandexponential—Golombencodingaredesignedtopipelineprocessingunit．Parallelzig—zagscanistakentoacceleratethespeedofprocessing．Atthesametime，combinationallogicwhichimplementscodetableswitchingandcodelengthdetermineristakentosavetheharewareresources．Keywords：AVS；ent

4、ropyencoding；HD；pipeline；codelengthdeterminer音视频编码标准AVS(AudioVideocodingStandard)是我国具备自主知产权的第二代信源编码标准_lI。AVS标准在获得高编码效率的同时降低了实现的复杂度l2l。AVS预测残差系数首先经过整数DCT变换和量化，量化器输出是一个包含少数非零系数和大量零系数的矩阵，在熵编码之前必须进行重排序，并对零系数进行图1熵编码硬件电路设计框图有效的表示_3]，因此要进行z一zag扫描和游程编码。1．1并行zig-zag扫描之后的输出是一个数组，用(run，lev

5、e1)表示，其中run首先将量化系数输入到Ram0中，一个时钟输入8表示非零系数之前的零的个数，level表示非零系数的个，因此对于一个8X8的矩阵，只需要8个时钟就可以值。run、level之间存在很强的相关性，因此1xln、level共完成输入。然后按图2所示存入相应的Ram0地址，图用一个可变长码字进行编码，这种编码方式叫做二维可中的数字代表AVS标准中规定的zig—zag扫描的顺序。变长编码[41。与传统的MPEG／H．26L的VLC不同，在AVS中，采由于AVS熵编码运算复杂，费时较长，本文采取流Ol5614152728水线设计方式，利用并行

6、zig—zag扫描加快了编码速度，247l316262942并设计了码长确定器，节省了硬件资源，完成高清AVS38121725304143熵编码硬件设计。911l8243140445310192332394552541熵编码硬件设计20223338465l5560AVS熵编码硬件设计包括量化数据输入、zig—zag扫2134374750565961描、游程编码、码表切换、组合逻辑查找、指数哥伦布编3536484957586263码和码流输出7个模块，电路框图如图1所示。图2量化系数存放地址42欢迎网上投稿www．chinaaet．com《电子技术应用》

7、2014年第40卷第2期ApplicationofIntegratedCircuits用zig—zag扫描的系数处理顺序，这种扫描顺序更易遵循元可以并行工作，从而提高数据处理速度。level信息的变化[51。本文采用并行zig—zag扫描，如图3本设计中将码表切换、组合逻辑查找和指数哥伦布所示。一个时钟周期内读出4个量化系数Out0、Outl、编码设计成流水线结构，同时这种硬件结构也节省了大Out2、Out3，并且Ram0中的数据按图3括号里的数字所量存储中间结果所需要的空间。流水线结构如图5所代表的方向顺序移动一次。例如表中的4(0)、5(1)分别示

8、，图中的1—5表示第1-5组(run，leve1)。表示在时钟沿到来时4号地址的数据移动到0号