电子、eda、数字、数字、时钟课件

《电子、eda、数字、数字、时钟课件》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、Verilog数字系统设计教程(第2版)绪论第一讲Verilog的基本知识第二讲Verilog语法的基本概念(基于<北京航空航天大学EDA实验室夏宇闻>HDL.ppt课件改编)DSPFPGA/ASIC编程语言和程序的基本概念编程语言：程序员利用一种由专家设计的既可以被人理解，也可以被计算机解释的语言来表示算法问题的求解过程。这种语言就是编程语言。程序：由编程语言所表达的算法问题的求解过程就是。常用的编程语言：C、Pascal、Fortran、Basic或汇编语言。计算（Computing）的基本概念“Computing这门学问研究怎样系统地有步骤地描述和转换信

2、息，实质上它是一门覆盖了多个知识和技术范畴的学问，其中包括了计算的理论、分析、设计、效率和应用。它提出的最基本的问题是什么样的工作能自动完成，什么样的不能。”（摘自Denningetal.,“ComputingasaDiscipline,”CommunicationofACM,January,1989）。数字信号处理的基本概念现代电子系统设备中广泛使用了数字信号处理专用集成电路。用于数字信号传输中所必需的滤波、变换、加密、解密、编码、解码、纠检错、压缩、解压缩等操作。处理工作从本质上说都是数学运算。完全可以用计算机或微处理器来完成处理工作。算法和数据结构的基本概

3、念算法就是解决特定问题的有序步骤。数据结构就是解决特定问题的相应的模型。计算机体系结构和硬线逻辑的基本概念计算机体统结构：是一门讨论和研究通用的计算机中央处理器如何提高运算速度性能的学问。硬线逻辑：由与门、或门、非门、触发器、多路器等基本逻辑部件造成的逻辑系统。DSP算法（软件）若干概念复杂的数字逻辑系统什么是复杂的数字逻辑系统？嵌入式微处理机系统数字信号处理系统高速并行计算逻辑高速通信协议电路高速编码/解码、加密/解密电路复杂的多功能智能接口门逻辑总数超过几万门达到几百甚至达几千万门的数字系统为什么要设计复杂的数字逻辑系统？对嵌入式系统的性能要求越来越高通用的

4、微处理机不能满足要求通用的微处理机不能满足要求硬件结构是提高系统总体性能的关键软件只能提高系统的灵活性能军用系统的实时、高可靠、低功耗要求系统的功能专一，但对其各种性能要求极高降低系统的设计和制造成本复杂的数字逻辑系统实例MPC5121esystemspecificationDSP系统分类非实时系统：信号处理的工作是可以事后进行。实时系统：信号处理的工作必须在规定的很短的时间内完成。实现非实时系统：通用的计算机和利用通用计算机改装的设备，主要工作量是编写“C”程序。实时系统：信号处理专用的微处理器为核心的设备，主要工作量是编写汇编程序。实现中存在的技术难点算法问

5、题。电路实现问题：如果由最快的信号处理专用的微处理器为核心的设备也来不及处理如此大量的数据怎么办呢？实时DSP系统实现存在的技难点和解决办法算法问题。研究并行快速算法。电路实现问题：设计并研制具有并行结构的数字和计算逻辑结构。电路实现的两个方向：FPGA专用集成电路用于信号处理的FPGA和ASIC设计的方法VerilogHDL建模、仿真、综合和全面验证。复杂数字逻辑系统的VerilogHDL设计方法简介原始的ASIC设计怎样设计如此复杂的系统？传统的设计方法：-查用器件手册；-选用合适的微处理器和电路芯片；-设计面包板和线路板；-调试；-定型；-设计复杂的系统

6、（几十万门以上）极其困难。怎样设计如此复杂的系统？现代的设计方法：-选用合适的EDA仿真工具；-选用合适电路图输入和HDL编辑工具；-逐个编写可综合HDL模块；-逐个编写HDL测试模块；-逐个做VerilogHDL电路逻辑访真；-编写VerilogHDL总测试模块；-做系统电路逻辑总仿真；怎样设计如此复杂的系统？现代的设计方法（续前）：-选用合适的基本逻辑元件库和宏库-租用或购买必要的IP核；-选用合适的综合器；-进行综合得到门级电路结构；-布局布线，得到时延文件；-后仿真；-定型，FPGA编码或ASIC投片Top-Down设计思想用EDA设计数字系统的流程一个

7、真实的设计流程PreliminaryDesignFlowfortheBarracuda为什么要用硬件描述语言来设计？电路的逻辑功能容易理解；便于计算机对逻辑进行分析处理；把逻辑设计与具体电路的实现分成两个独立的阶段来操作；逻辑设计与实现的工艺无关；逻辑设计的资源积累可以重复利用；可以由多人共同更好更快地设计非常复杂的逻辑电路（几十万门以上的逻辑系统）。有哪几种硬件描述语言？各有什么特点？VerilogHDL-较多的第三方工具的支持-语法结构比VHDL简单-学习起来比VHDL容易-仿真工具比较好使-测试激励模块容易编写VerilogHDL的发展历史有哪几种硬件

8、描述语言？各有什么特点