eda数字时钟设计报告

《eda数字时钟设计报告》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、西安建筑科技大学课程设计（论文）用纸数字时钟的设计学院信息与控制工程学院专业电子信息工程学号080640121学生姓名伍建琪20西安建筑科技大学课程设计（论文）用纸学生姓名：伍建琪指导老师：魏蕊摘要系统使用EDA技术设计了数字钟，采用硬件描述语言VHDL按模块化方式进行设计，然后进行编程，时序仿真等。利用VHDL语言完成了数字钟的设计。该数字钟能实现时、分、秒计数的显示功能，且以12小时循环计时。整个系统结构简单，使用方便，功能齐全，精度高。关键字数字钟；EDA；VHDL；20西安建筑科技大学课程设计（论文）用纸目录1引言31.

2、1课题的背景、目的41.2设计的内容42EDA、VHDL简介42.1EDA技术42.2硬件描述语言——VHDL53数字钟设计53.1总体结构53.2电路的工作原理图64数字钟设计64.1晶体振荡器64.2分频器电路74.3时、分、秒计数器电路84.4显示电路125系统仿真135.1秒计数器电路仿真图145.2分计数器电路仿真图145.3小时计数器电路仿真图155.4结果仿真1620西安建筑科技大学课程设计（论文）用纸6结论及结束语166.2结论166.2结束语17致谢18参考文献1820西安建筑科技大学课程设计（论文）用纸1引言

3、随着社会的发展，科学技术也在不断的进步。特别是计算机产业，可以说是日新月异，数字钟作为计算机的一个组成也随之逐渐进入人们的生活，从先前的采用半导体技术实现的数字钟到现在广泛应用的采用高集成度芯片实现的数字钟。数字钟正在向着功能强，体积小，重量轻等方向不断发展，本设计主要介绍的是一个基于超高速硬件描述语言VHDL对数字钟中显示电路进行编程实现。近年来，集成电路和计算机应用得到了高速发展，现代电子设计技术已迈入一个崭新的阶段，具体表现在：（1）电子器件及其技术的发展将更多地趋向于为EDA服务；（2）硬件电路与软件设计过程已高度渗透；

4、（3）电子设计技术将归结为更加标准、规范的EDA工具和硬件描述语言VHDL的运用；（4）数字系统的芯片化实现手段已成主流。因此利用计算机和大规模复杂可编程逻辑器件进行现代电子系统设计已成为电子工程类技术人员必不可少的基本技能之一。1.1课题的背景、目的本次设计的目的就是在掌握EDA实验开发系统的初步使用基础上，了解EDA技术，加深对计算机体系结构的理解。通过学习的VHDL语言结合电子电路的设计知识理论联系实际，掌握所学的课程知识，学习VHDL基本单元电路的综合设计应用。通过对实用数字钟的设计，巩固和综合运用计算机原理的基本理论和

5、方法，理论联系实际，提高IC设计能力，提高分析、解决计算机技术实际问题的独立工作能力。通过课程设计深入理解计算机的组成原理，达到课程设计的目标。1.2设计的内容利用VHDL设计数字钟显示电路的各个模块，并使用EDA工具对各模块进行仿真验证。数字钟显示电路的设计分为下面几个模块：秒计数模块、分计数模块、小时计数模块.。完成以后把各个模块整合后，显示相应的输出状态。20西安建筑科技大学课程设计（论文）用纸2EDA、VHDL简介2.1EDA技术　　EDA是电子设计自动化（ElectronicDesignAutomation）缩写，ED

6、A是以计算机为工具，根据硬件描述语言HDL（HardwareDescriptionlanguage）完成的设计文件，自动地完成逻辑编译、化简、分割、综合及优化、布局布线、仿真以及对于特定目标芯片的适配编译和编程下载等工作。典型的EDA工具中必须包含两个特殊的软件包，即综合器和适配器。综合器的功能就是将设计者在EDA平台上完成的针对某个系统项目的HDL、原理图或状态图形描述，针对给定的硬件系统组件，进行编译、优化、转换和综合，最终获得我们欲实现功能的描述文件。综合器在工作前，必须给定所要实现的硬件结构参数，它的功能就是将软件描述与

7、给定的硬件结构用一定的方式联系起来。2.2硬件描述语言——VHDLVHDL语言的特点1.用VHDL代码而不是用原理图进行设计，意味着整个电路板的模型及性能可用计算机模拟进行验证。2.VHDL元件的设计与工艺u无关，与工艺独立，方便工艺转换。3.VHDL支持各种设计方法，自顶向下、自底向上或者混合的都可以。4.可以进行从系统级到逻辑级的描述，即混合描述。5.VHDL区别于其他的HDL，已形成标准，其代码在不同的系统中可交换建模。3数字钟设计3.1总体结构20西安建筑科技大学课程设计（论文）用纸整个电路有三大主体结构：1）控制电路，

8、2）脉冲电路，3）功能电路时钟电路首先要有输入脉冲，由于平台提供了脉冲发生器，就省去了脉冲发生器的设计，这里我们只需要设计一个分频器，得到我们需要的频率。时钟的计时范围是00:00：00——11:59:59,所以我们需要设计模六十和模十二的计数器组成时钟计时电路