资源描述：
《eda数字时钟源代码设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、moduletim(clk,modkey,key1,key2,dis,leg,line,row);inputclk;//输入的频率20MHzinputmodkey,key1,key2;//输入的三个按键output[7:0]dis,leg;//打印输出output[7:0]line,row;//闹钟相应输出wiref1;//1Hz的频率wiref100;//0.01Hz的频率wirefs;//刷新频率1kHzwire[1:0]mkoo;//状态键控制四种状态//1.正常计时（00）//2.跑表（01）//3.调时（10）//4.闹钟（11）wir
2、e[3:0]a,b,c,d,e,f;//正常计时的输出秒.分.时//a：秒的低位//b：秒的高位//c：分的低位//d：分的高位//e：时的低位//f：时的低位wire[3:0]a2,b2,c2,d2,e2,f2;//跑表的输出秒.分.时//a2：秒的低位//b2：秒的高位//c2：分的低位//d2：分的高位//e2：时的低位//f2：时的低位wire[3:0]cc,dd,ee,ff;//闹钟的输出分.时//cc：分的低位//dd：分的高位//ee：时的低位//ff：时的低位wire[7:0]leg1,dis1;//正常计时的打印输出wire[7
3、:0]leg2,dis2;//跑表的打印输出wire[7:0]leg3,dis3;//闹钟的打印输出（LED显示）wire[1:0]k1;//调时时启动闪烁状态wire[1:0]kk1;//调闹钟时启动闪烁状态wirelinerow;//闹钟的打印输出（矩阵显示）zhuangtai(modkey,fs,mkoo);//判断键的状态模块（mkoo4种模式）正常计时.跑表.调时，闹钟modchosemc(leg1,dis1,leg2,dis2,leg3,dis3,fs,mkoo,leg,dis);//选择模式输出模块fenpinfen(clk,f1,
4、f100,fs);//分频：秒表，跑表，刷新3个频率。jishiji(mkoo,key1,key2,f1,fs,a,b,c,d,e,f,kk1);//第一种模式正常计时print1p1(mkoo,kk1,fs,a,b,c,d,e,f,leg1,dis1);//计时的打印paobiaopao(f100,fs,mkoo,key1,key2,a2,b2,c2,d2,e2,f2);//跑表模块print2p2(fs,a2,b2,c2,d2,e2,f2,leg2,dis2);//跑表的打印naozhongnao(mkoo,key1,key2,f1,c,d,
5、e,f,cc,dd,ee,ff,k1,linerow);//闹钟模块print3p3(mkoo,k1,fs,cc,dd,ee,ff,leg3,dis3);//定时的打印模块print4p4(fs,linerow,line,row);//闹钟相应时的输出打印模块endmodule//(2)选择模式按键状态：modulezhuangtai(mk,clkfs,mkoo);//（mkoo4种模式）正常计时.跑表.调时，闹钟inputclkfs;inputmk;output[1:0]mkoo;//用做模块之间的连接reg[1:0]mkoo;//存储模式选择
6、always@(posedgeclkfs)beginif(mk==0)beginmkoo=mkoo+2'b01;endendendmodule//（3）分频模块：modulefenpin(clk,f1Hz,f100Hz,f);//分频：秒表，跑表，刷新3个频率inputclk;outputf1Hz,f100Hz,f;//用作模块之间的连接,定义为wire型的regf1Hz,f100Hz,f;integeri,j,k;always@(posedgeclk)beginif(i==9999999)beginf1Hz=~f1Hz;//秒表频率1Hzi=0
7、;endelsei=i+1;endalways@(posedgeclk)beginif(j==99999)beginf100Hz=~f100Hz;//跑表频率100Hzj=0;endelsej=j+1;endalways@(posedgeclk)beginif(k==9999)beginf=~f;//刷新频率1kHzk=0;endelsek=k+1;endendmodule//（4）正常计时模块：modulejishi(mk,key1,key2,f1Hz,clk,a,b,c,d,e,f,k1);//第一种模式正常计时inputf1Hz,clk;i
8、nput[1:0]mk;inputkey1,key2;output[3:0]a,b,c,d,e,f;output[1:0]k1;reg[
