资源描述：
《Verilog设计初步与入门.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、可编程逻辑器件与EDA第四讲Verilog设计入门4.1组合电路的Verilog描述4.1.12选1多路选择器及其Verilog描述4.1.12选1多路选择器及其Verilog描述4.1组合电路的Verilog描述1．模块表达2．端口语句、端口信号名和端口模式4.1组合电路的Verilog描述4.1.12选1多路选择器及其Verilog描述moduleMUX21a(a,b,s,y);inputa,b,s;outputy;assigny=(s?a:b);endmodule3．赋值语句和条件操作符4．关键字5．标识符6．规范的程序书写格式7．文件取名和存盘4.
2、1组合电路的Verilog描述4.1.12选1多路选择器及其Verilog描述moduleMUX21a(a,b,s,y);inputa,b,s;outputy;assigny=(s?a:b);endmodule4.1.24选1多路选择器及其case语句表述方式4.1组合电路的Verilog描述moduleMUX41a(a,b,c,d,s1,s0,y);inputa,b,c,d;inputs1,s0;outputy;regy;always@(a,b,c,d,s1,s0)begincase({s1,s0})2'b00:y<=a;2'b01:y<=b;2'b10
3、:y<=c;2'b11:y<=d;default:y<=a;endcaseendendmodule4.1.24选1多路选择器及其case语句表述方式4.1组合电路的Verilog描述1．reg型变量定义4.1组合电路的Verilog描述4.1.24选1多路选择器及其case语句表述方式（1）Verilog中最常用的两种变量：寄存器型和网线型（2）模块中涉及的信息必须定义其类型；（3）默认的变量类型为网线型（wire）；（4）过程语句中被赋值的变量必须为寄存器型；选择正确的数据类型moduletop;wirey;rega,b;DUTu1(y,a,b);ini
4、tialbegina=0;b=0;#5a=1;endendmodulemoduleDUT(Y,A,B);outputY;inputA,B;wireY,A,B;and(Y,A,B);endmodule输入端口可以由net/register驱动，但输入端口只能是net输出端口可以是net/register类型，输出端口只能驱动net在过程块中只能给register类型赋值若Y，A，B说明为reg则会产生错误。in1in2OABY双向端口输入/输出只能是net类型4.1组合电路的Verilog描述2．过程语句4.1组合电路的Verilog描述4.1.24选1多路
5、选择器及其case语句表述方式（1）可用or连接所有敏感信号；（2）可用逗号（,）区分或连接所有敏感信号；（3）可用通配符*省略形式给出所有敏感信息；注：试图通过选择性地列出敏感信号来改变逻辑设计是无效的。3．块语句begin_end4．case条件语句和4种逻辑状态4.1组合电路的Verilog描述4.1.24选1多路选择器及其case语句表述方式case语句使用事项：case语句是测试表达式与另外一系列表达式分支是否匹配的一个多路条件语句。Case语句进行逐位比较以求完全匹配（包括x和z）。Default语句可选，在没有任何条件成立时执行。此时如果未说
6、明default，Verilog不执行任何动作。多个default语句是非法的。重要内容：使用default语句是一个很好的编程习惯，特别是用于检测x和z。Casez和casex为case语句的变体，允许比较无关(don‘t-care）值。case表达式或case项中的任何位为无关值时，在比较过程中该位不予考虑。在casez语句中，?和z被当作无关值。在casex语句中，?，z和x被当作无关值。case<表达式><表达式>,<表达式>：赋值语句或空语句；<表达式>,<表达式>：赋值语句或空语句；default：赋值语句或空语句；case语法：4.1组合电路
7、的Verilog描述5．并位操作和数字表达4.1组合电路的Verilog描述4.1.24选1多路选择器及其case语句表述方式<位宽>’<进制><数字>（1）．B二进制；O：八进制；H：十六进制；D：十进制。（不区分大小）（2）．Verilog中只要标明了数制才能确定其二进制位数；（3）．Verilog-2001可定义有符号二进制数；(4’b1010与4’sb1010为不同）4.1.34选1多路选择器及其数据流描述方式4.1组合电路的Verilog描述1．按位逻辑操作符4.1组合电路的Verilog描述4.1.34选1多路选择器及其数据流描述方式2．等式操
8、作符3．assign连续赋值语句4.1组合电路的Verilog描述
