EDA技术与Verilog设计 第三章 Verilog设计初步.ppt

EDA技术与Verilog设计 第三章 Verilog设计初步.ppt

ID:56430994

大小:368.50 KB

页数:37页

时间:2020-06-18

EDA技术与Verilog设计 第三章 Verilog设计初步.ppt_第1页
EDA技术与Verilog设计 第三章 Verilog设计初步.ppt_第2页
EDA技术与Verilog设计 第三章 Verilog设计初步.ppt_第3页
EDA技术与Verilog设计 第三章 Verilog设计初步.ppt_第4页
EDA技术与Verilog设计 第三章 Verilog设计初步.ppt_第5页
资源描述:

《EDA技术与Verilog设计 第三章 Verilog设计初步.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第3章Verilog设计初步主要内容3.1Verilog简介3.2Verilog设计举例3.3Verilog模块的结构3.4Verilog语言要素3.5常量3.6数据类型3.7参数3.8向量3.9运算符3.1Verilog简介Verilog语言是1983年由GDA(GatewayDesignAutomation)公司的PhilMoorby首创的,之后Moorby又设计了Verilog-XL仿真器,Verilog-XL仿真器大获成功,也使得Verilog语言得到推广使用。1989年,Cadence收购了GDA1990年,Cadence公开发表了VerilogHDL,并成立了OV

2、I组织(OpenVerilogInternational)专门负责VerilogHDL的发展。Verilog于1995年成为IEEE标准,称为IEEEStandard1364-1995(Verilog-1995)IEEE“1364-2001”标准(Verilog-2001)也获得了通过,多数综合器、仿真器都已经支持Verilog-2001标准3.2Verilog设计举例【例1】4位全加器moduleadder4(cout,sum,ina,inb,cin);output[3:0]sum;outputcout;input[3:0]ina,inb;inputcin;assign{c

3、out,sum}=ina+inb+cin;endmodule【例2】4位计数器modulecount4(out,reset,clk);output[3:0]out;inputreset,clk;reg[3:0]out;always@(posedgeclk)beginif(reset)out<=0;//同步复位elseout<=out+1;//计数endendmoduleVerilog程序的特点(1)Verilog程序是由模块构成的。每个模块的内容都嵌在module和endmodule两个关键字之间;每个模块实现特定的功能;模块是可以进行层次嵌套的。(2)每个模块首先要进行端口

4、定义,并说明输入和输出口(input、output或inout),然后对模块的功能进行逻辑描述。(3)Verilog程序书写格式自由,一行可以写几个语句,一个语句也可以分多行写。(4)除了endmodule等少数语句外,每个语句的最后必须有分号。(5)可以用/*……*/和//……对Verilog程序作注释。好的源程序都应当加上必要的注释,以增强程序的可读性和可维护性。仿真4位全加器的功能仿真结果4位计数器的功能仿真部分波形moduleAOI(A,B,C,D,F);//模块名为AOIinputA,B,C,D;//模块的输入端口为A,B,C,DoutputF;//模块的输出端口为

5、FwireA,B,C,D,F;//定义信号的数据类型assignF=~((A&B)

6、(~(C&D)));//逻辑功能描述endmodule3.3Verilog模块的结构该程序的第1行为模块的名字、模块的端口列表;第2、3行为输入输出端口声明,第4行定义了端口的数据类型;在第5行中对输入、输出信号间的逻辑关系进行了描述。Verilog模块的模板module<顶层模块名>(<输入输出端口列表>);output输出端口列表;//输出端口声明input输入端口列表;//输入端口声明/*定义数据,信号的类型,函数声明*/reg信号名;//逻辑功能定义assign<结果信号名>=<表达式

7、>;//使用assign语句定义逻辑功能//用always块描述逻辑功能always@(<敏感信号表达式>)begin//过程赋值//if-else,case语句//while,repeat,for循环语句//task,function调用end//调用其他模块<调用模块名module_name><例化模块名>(<端口列表port_list>);endmodule模块调用例子moduleaaa(a,b,out);inputa,b;outputout;wireout;assignout=a&b;endmodule`include"aaa.v"modulebbb(c,d,e,ou

8、t);inputc,d,e;outputout;wireout_a;wireout;aaaaaa(.a(c),.b(d),.out(out_a));assignout=e&out_a;endmodule3.4Verilog语言要素Verilog程序由符号流构成,符号包括空白符(Whitespace)注释(Comments)操作符(Operators)数字(Numbers)字符串(Strings)标识符(Identifiers)关键字(Keywords)等空白符和注释空白符(Whitespace)空白符包

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。