EDA技术与Verilog设计 第2章.ppt

《EDA技术与Verilog设计 第2章.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第2章PLD器件10/4/20211教材配套课件2.1概述2.2PLD的分类2.3PLD的基本原理与结构2.4低密度PLD的原理与结构2.5CPLD的原理与结构2.6FPGA的原理与结构2.7PLD器件的编程元件2.8边界扫描测试技术2.9在系统编程2.10FPGA/CPLD器件概述内容第2章PLD器件10/4/20212教材配套课件2.1概论PLD的发展历程熔丝编程的PROM和PLA器件AMD公司推出PAL器件GAL器件FPGA器件EPLD器件CPLD器件内嵌复杂功能模块的SoPC10/4/202

2、13教材配套课件◆1985年，美国Xilinx公司推出了现场可编程门阵列（FPGA，FieldProgrammableGateArray）◆CPLD（ComplexProgrammableLogicDevice），即复杂可编程逻辑器件，是从EPLD改进而来的。PLD的发展10/4/20214教材配套课件PLD的集成度分类一般将GAL22V10（500门~750门）作为简单PLD和高密度PLD的分水岭2.2PLD的分类10/4/20215教材配套课件四种SPLD器件的区别10/4/20216教材配套课

3、件PLD器件按照可以编程的次数可以分为两类：(1)一次性编程器件（OTP，OneTimeProgrammable）(2)可多次编程器件OTP类器件的特点是：只允许对器件编程一次，不能修改，而可多次编程器件则允许对器件多次编程，适合于在科研开发中使用。按编程特点分类10/4/20217教材配套课件(1)熔丝（Fuse）(2)反熔丝（Antifuse）编程元件(3)紫外线擦除、电可编程，如EPROM。(4)电擦除、电可编程方式，(EEPROM、快闪存储器（FlashMemory）），如多数CPLD(5)

4、静态存储器（SRAM）结构，如多数FPGA按编程元件和编程工艺划分非易失性器件易失性器件10/4/20218教材配套课件PLD器件的原理结构图2.3PLD的基本原理与结构10/4/20219教材配套课件数字电路符号表示常用逻辑门符号与现有国标符号的对照10/4/202110教材配套课件PLD电路符号表示与门、或门的表示10/4/202111教材配套课件PLD连接表示法10/4/202112教材配套课件2.4低密度PLD的原理与结构PROMPROM的逻辑阵列结构10/4/202113教材配套课件PRO

5、MPROM表达的PLD阵列图10/4/202114教材配套课件PROM用PROM完成半加器逻辑阵列10/4/202115教材配套课件PLAPLA逻辑阵列示意图10/4/202116教材配套课件PLAPLA与PROM的比较0A1A1F0F2A2F0A1A1F0F2A2F10/4/202117教材配套课件PALPAL结构PAL的常用表示10/4/202118教材配套课件PALPAL22V10部分结构图10/4/202119教材配套课件GALGAL22V10的结构（局部）10/4/202120教材配套课件

6、GAL22V10的OLMC结构10/4/202121教材配套课件CPLD器件的结构2.5CPLD的原理与结构10/4/202122教材配套课件典型CPLD器件的结构MAX7000S器件的内部结构10/4/202123教材配套课件MAX7000S器件的宏单元结构10/4/202124教材配套课件查找表结构4输入LUT及内部结构图2.6FPGA的原理与结构10/4/202125教材配套课件FPGA器件的内部结构示意图10/4/202126教材配套课件典型FPGA的结构XC4000器件的CLB结构10/4

7、/202127教材配套课件Cyclone器件的LE结构（普通模式）典型FPGA的结构10/4/202128教材配套课件1．熔丝(Fuse)型器件2．反熔丝(Anti-fuse)型器件3．EPROM型，紫外线擦除电可编程4．EEPROM型6．SRAM型5．Flash型2.7PLD器件的编程元件10/4/202129教材配套课件边界扫描电路结构为了解决超大规模集成电路（VLSI）的测试问题，自1986年开始，IC领域的专家成立了“联合测试行动组”（JTAG，JointTestActionGroup），并

8、制定出了IEEE1149.1边界扫描测试（BST，BoundaryScanTest）技术规范2.8边界扫描测试技术10/4/202130教材配套课件引脚描述功能TDI测试数据输入(TestDataInput)测试指令和编程数据的串行输入引脚。数据在TCK的上升沿移入。TDO测试数据输出(TestDataOutput)测试指令和编程数据的串行输出引脚，数据在TCK的下降沿移出。如果数据没有被移出时，该引脚处于高阻态。TMS测试模式选择(TestModeSelect)控制