EDA技术与Verilog设计内容.ppt

EDA技术与Verilog设计内容.ppt

ID:51637706

大小:1.05 MB

页数:24页

时间:2020-03-27

EDA技术与Verilog设计内容.ppt_第1页
EDA技术与Verilog设计内容.ppt_第2页
EDA技术与Verilog设计内容.ppt_第3页
EDA技术与Verilog设计内容.ppt_第4页
EDA技术与Verilog设计内容.ppt_第5页
资源描述:

《EDA技术与Verilog设计内容.ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、EDA技术与Verilog设计EDA技术与Verilog设计第1章EDA技术概述1.1EDA技术及其发展1.2Top-down设计与IP核设计1.3EDA设计的流程1.4常用的EDA软件工具1.5EDA技术的发展趋势1.电子CAD(ComputerAidedDesign)2.电子CAE(ComputerAidedEngineering)3.EDA(ElectronicDesignAutomation)EDA技术及其发展EDA(ElectronicDesignAutomation)就是以计算机为工作平台,以EDA软件工具为

2、开发环境,以PLD器件或者ASIC专用集成电路为目标器件设计实现电路系统的一种技术。EDA技术的应用范畴在FPGA上实现DSP应用EDA技术的新发展嵌入式处理器软核的成熟自主知识产权电子技术领域全方位融入EDA技术电子领域各学科的界限更加模糊、互为包容更大规模的FPGA和CPLD器件不断推出IP核的广泛应用SoC高效低成本设计技术的成熟现代EDA技术的特征1.硬件描述语言设计输入2.“自顶向下”设计方法(Top-down)3.开放性和标准化4.高层综合与优化Top-down设计Top-down的设计须经过“设计—验证—修

3、改设计—再验证”的过程,不断反复,直到结果能够实现所要求的功能,并在速度、功耗、价格和可靠性方面实现较为合理的平衡。1.2Top-down设计与IP核设计Bottom-up设计,即自底向上的设计,由设计者调用设计库中的元件(如各种门电路、加法器、计数器等),设计组合出满足自己需要的系统缺点:效率低、易出错Bottom-up设计IP(IntellectualProperty):原来的含义是指知识产权、著作权,在IC设计领域指实现某种功能的设计。IP核(IP模块):指功能完整,性能指标可靠,已验证的、可重用的电路功能模块。I

4、P复用(IPreuse)IP(IntellectualProperty)核软IP--用VHDL等硬件描述语言描述的功能块,但是并不涉及用什么具体电路元件实现这些功能。固IP--完成了综合的功能块。硬IP--供设计的最终阶段产品:掩膜。IP核与SOC设计SOC:SYSTEMONaCHIP1.原理图输入(Schematicdiagrams)2、硬件描述语言(HDL文本输入)设计输入(DesignEntry)1.3EDA设计的流程(1)ABEL-HDL(2)AHDL(3)VHDL(4)VerilogHDLIEEE标准硬件描述语

5、言与软件编程语言(C、PASCAL等)有本质的区别综合(Synthesis)将较高层次的设计描述自动转化为较低层次描述的过程◆行为综合:从算法表示、行为描述转换到寄存器传输级(RTL)◆逻辑综合:RTL级描述转换到逻辑门级(包括触发器)◆版图综合或结构综合:从逻辑门表示转换到版图表示,或转换到PLD器件的配置网表表示综合器是能够自动实现上述转换的软件工具,是能将原理图或HDL语言描述的电路功能转化为具体电路结构网表的工具C、ASM...程序CPU指令/数据代码:0100101000101100软件程序编译器COMPILE

6、R软件编译器和硬件综合器区别VHDL/VERILOG.程序硬件描述语言综合器SYNTHESIZER为ASIC设计提供的电路网表文件(a)软件语言设计目标流程(b)硬件语言设计目标流程适配适配器也称为结构综合器,它的功能是将由综合器产生的网表文件配置于指定的目标器件中,并产生最终的可下载文件对CPLD器件而言,产生熔丝图文件,即JEDEC文件;对FPGA器件则产生Bitstream位流数据文件仿真(Simulation)功能仿真(FunctionSimulation)时序仿真(TimingSimulation)仿真是对所设

7、计电路的功能的验证编程(Program)把适配后生成的编程文件装入到PLD器件中的过程,或称为下载。通常将对基于EEPROM工艺的非易失结构PLD器件的下载称为编程(Program),将基于SRAM工艺结构的PLD器件的下载称为配置(Configure)。1.4常用的EDA软件工具集成的CPLD/FPGA开发工具逻辑综合工具仿真工具其他设计工具集成的CPLD/FPGA开发工具逻辑综合工具(SynthesisTools)仿真工具(simulationtools)1.5EDA技术的发展趋势超大规模集成电路的集成度和工艺水平不

8、断提高。市场对系统的集成度不断提出更高的要求。高性能的EDA工具,其自动化和智能化程度不断提高,为嵌入式系统设计提供了功能强大的开发环境。计算机硬件平台性能大幅度提高,为复杂的SoC设计提供了物理基础。1-1现代EDA技术的特点有哪些?1-2什么是Top-down设计方式?1-3数字系统的实现方式有哪些?各有什么优缺

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。