数字电路与逻辑设计复习资料.doc

《数字电路与逻辑设计复习资料.doc》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、一、（1）计算机键盘上有101个键，若用二进制代码进行编码，至少应为（）位。A)6B)7C)8D)51（2）在函数F=AB+CD的真值表中，F=1的状态有（）个。A)2B)4C)6D)7（3）为实现“线与”逻辑功能，应选用（）。A)与非门B)与门C)集电极开路（OC）门D)三态门（4）图1所示逻辑电路为()。A)“与非”门B)“与”门C)“或”门D)“或非”门（5）在下列逻辑部件中，属于组合逻辑电路的是（）。A)计数器B)数据选择器C)寄存器D)触发器（6）已知某触发器的时钟CP，异步置0端为RD，异步置1端为SD，控制输入端Vi和输出Q的波形如图2所示，根据

2、波形可判断这个触发器是（）。A)上升沿D触发器B)下降沿D触发器C)下降沿T触发器D)上升沿T触发器（7）寄存器要存放n位二进制数码时，需要()个触发器。A)nB)C)D)n/2图1图2（8）下面哪种不是施密特触发器的应用：()A)稳定频率脉冲输出B)波形变换C)脉冲整形D)脉冲鉴幅（9）下列哪个不能用555电路构成：()A)施密特触发器B)单稳态触发器C)多谐振荡器D)晶体振荡器（10）对电压、频率、电流等模拟量进行数字处理之前，必须将其进行（）A)D/A转换B)A/D转换C)直接输入D)随意11.与逻辑函数功能相等的表达式为________。A）B）C）D

3、）12下列所给三态门中，能实现C=0时，F=；C=1时，F为高阻态的逻辑功能的是__________。BFCBA&ÑENCBAF&ÑENAFCBA&ÑENDFCBA&ÑENC13如图2所示，若输入CP脉冲的频率为100KHZ，则输出Q的频率为__________。CPQQDCA）500KHzB）200KHzC）100KHzD）50KHz图114下列器件中，属于时序部件的是__________。A）计数器B）译码器C）加法器D）多路选择器15图3是共阴极七段LED数码管显示译码器框图，若要显示字符“5”，则译码器输出a～g应为__________。A）01001

4、00B）1100011C）1011011D）0011011共阴极LED数码管ABCDabcdefg译码器gfdecab图2二、填空题图3（a）图3（b）（11）写出图3中电路的逻辑表达式(a)(b)。（12）（2010）D=（）B=（）H=（）8421BCD（13）仓库门上装了两把暗锁，A、B两位保管员各管一把锁的钥匙，必须二人同时开锁才能进库。这种逻辑关系为。（14）逻辑函数式F=AB+AC的对偶式为，最小项表达式为()。（1）按逻辑功能分类，触发器可分为_____、_____、_____、_______等四种类型。（2）对于D触发器，若现态Qn=0，要使次

5、态Qn+1=0,则输入D=_______。（3）请写出描述触发器逻辑功能的几种方式____________。（4）多个集电极开路门（OC门）的输出端可以____________。（5）T触发器的特性方程是________,当T=1时,特性方程为________,这时触发器可以用来作________。（6）构造一个十进制的异步加法计数器，需要多少个______触发器。计数器的进位Cy的频率与计数器时钟脉冲CP的频率之间的关系是_____________。三．简答题（15）TTL与非门如有多余的输入端能不能将它接地，为什么？TTL或非门如有多余的输入端能不能将它接

6、Ucc或悬空，为什么？（16）什么叫组合逻辑电路中的竞争－冒险现象？消除竞争－冒险现象的常用方法有哪些？（17）PAL和GAL有相同的阵列结构，它们是否可以互相代换使用？为什么？（18）写出时序逻辑电路的设计方法。（19）试分析图4组合逻辑电路的功能，写出逻辑表达式和真值表。图4参考答案：一、选择题1B2D3C4A5B6D7A8A9D10B11.C12.A13.D14.A15C11(a)F=A+B(b)F=AB+BC12（11111011010）B=（7DA）H=（0010000000010000）8421BCD13与逻辑14(5，6，7)(1)RSDJKT(

7、2)0(3)特性表、特性方程、状态图、波形图(4)线与(5)2分频器(6)41﹕10三、简答题（）15不能，因为TTL与非门接地即有一输入端为低电平，不管其它端口为输入为高或低，输出一律为高电平。不能，因TTL或非门悬空或接高电平，则不管其它输入端口值如何，均输出为低电平。答：由于竞争而在电路输出端可能产生尖峰脉冲的现象叫竞争－冒险现象。消除竞争－冒险现象的常用方法有：接入滤波电容，引入选通脉冲，修改逻辑设计。16不可以，工艺不同GAL可多次编程PAL只能一次编程；GAL的输出电路结构不同。17时序逻辑电路的设计方法。同步时序逻辑电路的设计：(1)根据设计要求

8、，设定状态，确定触发器的数目和类型，画