数字电路与逻辑设计 4.5 组合逻辑电路中的竞争与冒险.ppt

《数字电路与逻辑设计 4.5 组合逻辑电路中的竞争与冒险.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、4.5组合逻辑电路中的竞争冒险4.5.1竞争冒险现象及其原因4.5.2逻辑冒险的检查和消除4.5.3功能冒险的消除1产生正跳变脉冲的竞争冒险4.5.1竞争冒险现象及其原因竞争：在组合电路中，信号经由不同的路径达到某一会合点的时间有先有后的现象;如门的延迟时间为0，则输出F恒为逻辑0。如门的延迟时间不为0：则由于G1的延迟，A的下降沿要滞后于A的上升沿，最后在输出端产生尖脉冲。冒险：由于竞争而引起电路输出发生瞬间错误。表现为输出端出现了原设计中没有的窄脉冲（毛刺）。2AFdegtpd21G21&ACBF&&dgeG1G3G43信号经过任何逻辑门电路时都会有一定的延迟所

2、以如果信号从输入到输出的过程中，在不同通路上经过的门的级数不同，或者各个门电路平均延迟时间不同，就存在着竞争，并可能出现冒险。竞争冒险就是因信号传输延迟时间不同，而引起输出逻辑错误的现象。4.5.1竞争冒险的现象及其原因ABF门的延迟示意图4产生正跳变脉冲的竞争冒险产生负跳变脉冲的竞争冒险有竞争无冒险54.5.2逻辑冒险的检查与消除方法逻辑冒险是指只有一个输入逻辑变量发生变化所产生的冒险代数法检查检查表达式是否可在一定条件下成为卡诺图检查观察是否存在“相切”的卡诺圈画卡诺图，并按原表达式形式画出合并圈观察两个合并圈之间是否有相邻最小项（相切）6逻辑冒险解：变量A和C

3、具备竞争的条件,应分别进行检查。检查C：C发生变化时不会产生险象.4.5.2逻辑冒险的检查与消除方法7检查A：当B=C=1时,A的变化可能使电路产生险象.4.5.2逻辑冒险的检查与消除方法8因此当B＝D=1，C＝0时，电路可能由于A的变化而产生险象。0001111000011110ABCD111111114.5.2逻辑冒险的检查与消除方法94.5.2逻辑冒险的检查与消除方法增加冗余项代数法卡诺图增加惯性延时电路用选通脉冲（时间门）取样10代数法消除逻辑冒险例：原电路对应的函数表达式为根据公式增加冗余项BC，有B=C=1时,函数由F＝A＋A变成了F＝111消除

4、逻辑冒险后的电路12用卡诺图消除逻辑冒险卡诺图中增加冗余圈以消除“相切”0001111000011110ABCD111111010001000013增加乘积(冗余)项消除了C跳变时对输出状态的影响，从而消除了冒险。当A=B=1时，图3.5.2图3.5.311G5输出为1，G4输出亦为1；14用惯性延时电路消除逻辑冒险在电路的输出端连接一个惯性延时环节，通常是RC滤波器。…组合电路x1x2xnF'FCRFtFt电容器容量为4~20pF之间154.5.3功能冒险的消除方法1.惯性延迟4~20pF输出端电容器致使输出波形上升沿和下降沿变化变慢，可对于很窄的负跳变脉冲起到平

5、滑的作用，但也降低了电路工作速度2.时间门选通16本章小结组合电路设计分析冒险常用中规模组件编码器译码器运算电路：加法器比较器数据选择器17补充题：应用74LS138设计地址译码器，译出输入地址A7,…,A0＝A8H,…,AFH。试仅用一片74LS151，不加任何门电路实现逻辑函数：18