组合逻辑电路中的竞争冒险.doc

组合逻辑电路中的竞争冒险.doc

ID:56674175

大小:176.50 KB

页数:10页

时间:2020-07-04

组合逻辑电路中的竞争冒险.doc_第1页
组合逻辑电路中的竞争冒险.doc_第2页
组合逻辑电路中的竞争冒险.doc_第3页
组合逻辑电路中的竞争冒险.doc_第4页
组合逻辑电路中的竞争冒险.doc_第5页
资源描述:

《组合逻辑电路中的竞争冒险.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、`Word文档`目录摘要1关键词1Abstract1Keywords11引言12竞争冒险产生的原因分类及危害12.1竞争冒险现象12.2竞争冒险现象产生的原因22.3竞争冒险的危害22.4竞争冒险的分类22.4.1静态冒险22.4.2动态冒险23竞争冒险的判断23.1代数法23.2卡诺图法33.3仿真法和实验法43.4通过实验判断竞争冒险43.4.1实验分析53.4.2实验总结64竞争冒险的消除方法64.1增加冗余项法64.2消除互补项法64.3接入滤波电容64.4引入选通脉冲64.5引入封锁脉冲74.6采用可靠性编码74.7输出加D触发器75实际应

2、用中竞争冒险的敏感度问题76总结7致8参考文献8Word文档`组合逻辑电路中的竞争冒险网络工程专业学生郭翔指导教师吴俊华摘要:在组合逻辑电路中,当输入信号改变状态时,输出端可能出现由于竞争冒险而产生的干扰脉冲信号,如果负载是对干扰脉冲信号十分敏感的电路,有可能引起电路的误动作,因此应该采取措施消除竞争冒险。从理论上分析了组合逻辑电路竞争冒险的产生,及其判断和消除的方法,其产生原因包括:门电路开关电平的时间差和门电路延迟时间。竞争冒险可以通过代数法、卡诺图法、仿真法和实验法进行判断,采用引入选通脉冲、引入封锁脉冲、增加冗余项、接入滤波电容等手段以消除竞

3、争冒险。关键词:组合逻辑电路竞争冒险干扰消除门电路CompetitiveAdventureinAssembledLogicalCircuitStudentMajoringinNetworkEngineeringGuoXiangTutorWuJunhuaAbstract:Thedisturbancepulsecausedbycompetitionandadventuremaybeemergedintheoutputterminalofassembledlogiccircuitwhenthestatementofinputsignalschanges.T

4、hemisactcausedbythedisturbancemayappeariftheloadisverysensitivetothepulse.Sothemeasuresshouldbetakentoeliminatethecompetitionandadventure.Thereasonsofcompetitionandadventureinassembledlogiccircuitareanalyzedandthejudgingandeliminatingmethodareprovidedinthepaper.Theintervalbetwe

5、enon/offlevelsinagatecircuitandthedelaytimeofgatecircuitsisresultedinbycompetitiveadventure.Competitiveadventurecanbedetectedbyacircuit’slogicalfunction,listingthetruthtableofcircuitinsequenceandtestingthecircuit.Themethodsofexertinggatingpulseandblockingpulse,transformingfunct

6、ionofacircuit,andaddingredundancyproductterm,parallelconnectioncapacitanceattheoutputterminal,etcareappliedtoeliminatecompetitiveadventure.Keywords:Assembledlogiccircuit;Competitionandadventure;Disturbanceeliminating;Gatecircuits1引言数字电路分为组合逻辑电路和时序逻辑电路两大类,是电子技术的重要组成部分,掌握数字电路的基本知

7、识是设计计算机控制系统的基础。计算机控制系统性能优劣的重要指标是其稳定性、可靠性和抗干扰性,这在很大程度上取决于构成其系统的基本部件的性能。组合逻辑电路中的门电路由于其本身的结构和工作情况,常常会发生竞争冒险现象。因此,在组合逻辑电路的分析和设计中,仅研究输入与输出之间的稳定关系是不够的,还应考虑信号在电路中传输的时延问题,事实上,信号经过任何逻辑门与导线时都会产生时间的延迟,该时间的延迟会使数字系统的操作速度下降,引起电路中波形参数变坏,产生竞争冒险现象,而竞争与冒险现象将会直接影响电路工作的可靠性和稳定性,甚至可能会导致整个数字系统的逻辑紊乱和错

8、误动作。因此在组合逻辑电路中竞争与冒险的判别和消除对于保证电路正常工作具有至关重要的意义[1]。2竞争冒险现

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。