欢迎来到天天文库
浏览记录
ID:48738447
大小:1.27 MB
页数:39页
时间:2020-01-26
《第6章 实验项目1-3.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、实验项目2021/9/92实验项目实验二超前进位加法器设计实验一全加器设计实验三多功能ALU设计2021/9/93实验一全加器设计1、实验目的学习ISE工具软件的使用及仿真方法;学习FPGA程序下载方法;熟悉Nexys3实验板;掌握运用VerilogHDL语言进行结构描述与建模的技巧和方法;掌握二进制全加器的原理与设计方法;2021/9/94实验一全加器设计2、实验内容与原理设计一个1位二进制加法器输入输出AiBiCiFiCi+100000001100101001101100101010111001111112021/9/95实验一全加器设计2、实验内容与原理编
2、程实现FA模块:要求使用Verilog语言,采用结构描述方式建模,即采用门级元件实现(根据逻辑表达式)。2021/9/96实验一全加器设计3、实验要求使用结构描述方式,编程实现1位二进制全加器模块课前任务:编程、仿真、验证,确保逻辑正确性;实验室任务:配置管脚:将3个输入信号Ai、Bi和Ci连接到3个开关上;将输出信号Fi和Ci+1连接到2个LED灯。生成*.bit文件,下载到Nexys3实验板的FPGA中。完成板级验证。撰写实验报告:含实验程序代码、激励代码及其仿真波形、综合得到的电路图、引脚配置、实验结果分析,以及你对本实验的“思考与探索”部分所作的思考与探
3、索。实验板开关,LED灯,数码管连接的IO图2021/9/972021/9/98实验一全加器设计本实验FPGA引脚配置:信号配置设备管脚输入信号Ai逻辑开关(T10)Bi逻辑开关(T9)Ci逻辑开关(V9)输出信号FiLED(U16)Ci+1LED(V16)2021/9/99实验一全加器设计4、实验步骤在XilinxISE中创建工程,编源码,然后编译、综合编写激励代码,观察仿真波形,直至验证正确实验准备:设置N3板卡电源开关跳线J1,选择从USB取电;用USB电缆连接PC机和N3板卡;开N3实验板的电源开关;在PC机上打开工程文件,进行管脚配置。生成编程文件*.
4、bit,下载到板卡中。实验。2021/9/910实验一全加器设计5、思考与探索(1)观察经过逻辑综合后产生的电路原理图,和你使用门级描述时预期的电路一致吗?如果不一致,分析可能的原因。(2)尝试使用数据流描述方法实现该实验,并观察它所综合产生的电路,和结构建模所产生的电路有何不同?(3)调用本次实验所设计的FA模块,尝试编程实现4位串行进位加法器。(4)谈谈你在实验中碰到了哪些问题?又是如何解决的?2021/9/911实验二超前进位加法器设计1、实验目的掌握运用VerilogHDL语言进行数据流描述与建模的技巧和方法;掌握模块调用与实例引用的方法;掌握超前进位加
5、法器的原理与设计方法。2021/9/912实验二超前进位加法器设计2、实验内容与原理要求基于实验一的FA模块,设计一个4位的二进制加法器,内部为超前进位逻辑。2021/9/913实验二超前进位加法器设计2、实验内容与原理行波进位加法器2021/9/914实验二超前进位加法器设计2、实验内容与原理超前进位加法器:引入了进位产生函数Gi和进位传递函数Pi2021/9/915实验二超前进位加法器设计2、实验内容与原理4位二进制超前进位加法器2021/9/916实验二超前进位加法器设计2、实验内容与原理超前进位加法器的Verilog实现基于实验一已经实现的FA模块,在顶
6、层模块调用4个FA模块实例4个FA实例的低位进位Ci:则可采用数据流描述方式根据逻辑表达式产生。模块调用时,要注意:输入输出信号的传递方法和信号类型。2021/9/917实验二超前进位加法器设计3、实验要求使用数据流描述来实现4位超前进位的二进制加法器;课前任务:编程、仿真、验证,确保逻辑正确性;实验室任务:配置管脚:见配置表。生成*.bit文件,下载到FPGA中。完成板级验证。撰写实验报告。2021/9/918实验二超前进位加法器设计实验二信号配置表信号配置设备管脚输入信号A[3:0]4个逻辑开关(管脚:T10,T9,V9,M8)B[3:0]4个逻辑开关(管脚
7、:N8,U8,V8,T5)C0按钮(按下为1,松开为0)(管脚:C4)输出信号F[3:0]4个LED灯(管脚:U16,V16,U15,V15)C41个LED灯(管脚:T11)2021/9/919实验二超前进位加法器设计4、实验步骤在XilinxISE中创建工程,编源码,然后编译、综合编写激励代码,观察仿真波形,直至验证正确实验准备:设置N3板卡电源开关跳线J1,选择从USB取电;用USB电缆连接PC机和N3板卡;开N3实验板的电源开关;在PC机上打开工程文件,进行管脚配置。生成编程文件*.bit,下载到板卡中。实验。2021/9/920实验二超前进位加法器设计5
8、、思考与探索(1)观察综
此文档下载收益归作者所有