实验二 使用硬件描述语言的FPGA设计流程.ppt

《实验二 使用硬件描述语言的FPGA设计流程.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、实验硬件环境SPARTAN-3FPGA芯片FPGA专用PROM芯片VGA接口RS-232接口DA转换LCD液晶显示器扩展IO口50MHz晶振高速扩展IO口JTAG下载电缆接口电源插座滑动开关鼠标/键盘接口USB端口以太网物理层接口硬件描述语言设计FPGA流程实验原理(见书P138-139)打开ISE软件，当以前使用过该软件时会默认打开上一个工程。实验步骤创建新工程选择芯片选择综合工具选择仿真工具选择代码语言Next这里可以新建一个文件，也可以在工程属性建立完成后在工程内新建，我们选择Next这里可以添加工程文件，也可以在工程建立后添加，我们选择Next给出了整个工程大致属性Finish完

2、成后在Sources窗口中显示工程文件夹以及工程所用芯片。在该窗口中右键可以新建文件，添加已经写好的文件，添加文件并复制该文件到工程文件夹中。该文件的实体名新建文件的类型，不同的类型有着不同的功能和意义。端口名端口的类型及位数Next添加实体端口给出了该文件的概要Finish在实体文件框架加入逻辑语言双击gate文件自动生成实体结构生成了结构体框架只需加入逻辑语句即可添加的逻辑代码--之后为注释语句完成后点击保存Z(5)<=aandb;Z(4)<=anandb;Z(3)<=aorb;Z(2)<=anorb;Z(1)<=axorb;Z(0)<=axnorb;设计中常用的四个操作：综合、实现

3、、生成bit文件、下载这个图标指示顶层文件选中顶层文件，Processes窗口中给出能操作的项目双击XST进行综合操作进行综合操作Next选择所要仿真的VHDL文件Next给出该波形文件的相关属性Finish通过Sources窗口切换到ImplementationNextUCF文件的属性概要Finish法一：选中顶层文件在Processes窗口中双击进行对应管脚的约束保存关闭两种方法单击选中双击查看--查看或修改管脚约束文件法二：查看或修改管脚约束文件NET"a"LOC="p43";NET"b"LOC="p32";NET"z<0>"LOC="p33";NET"z<1>"LOC="p31"

4、;NET"z<2>"LOC="p30";NET"z<3>"LOC="p29";NET"z<4>"LOC="p28";NET"z<5>"LOC="p25";选中顶层文件双击进行实现操作双击产生.bit文件工程实现及产生位流文件默认选择边界扫描方式下载bit文件进行板级验证点击Finish出现以下窗口弹出的窗口是为PROM配置文件，这里不配置选择Cancel弹出的窗口是为芯片配置bit文件，选择gate.bit，点击Open采用默认设置，点击ok右键点击ok出现下载进度条，下载成功后弹出：然后进行验证调试。