1 fpga开发流程与硬件描述语言概述

《1 fpga开发流程与硬件描述语言概述》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、FPGA开发流程与硬件描述语言信息理论与技术教研中心别志松zhisongbie@bupt.edu.cn提纲传统设计方法的困境及其相应解决方案PLD发展简史FPGA基本结构FPGA开发流程FPGA设计中的层次关系与转换关系硬件描述语言及其在FPGA开发中的作用传统设计方法回顾系统需求分解真值表状态表、图卡诺图化简简化状态逻辑表达式确定触发器组合电路逻逻辑图辑图元器件选择原理图电路板焊接原理图合并板级合并PCB图系统调试传统设计方法的困境与解决方案复杂，工作量大，涉及大量的器件选型问题，

2、而且最终设计出来的电路板会比较复杂解决方案：可编程逻辑器件PLD，特别是超大规模的可编程逻辑器件电路图可读性差，开发人员之间配合困难，设计自动化难以实现解决方案：硬件描述语言HDL错误查找以及调试成本高，只有设计出样机后才能进行实测。解决方案：各种EDA工具库与各阶段仿真提纲传统设计方法的困境及其相应解决方案PLD发展简史FPGA基本结构FPGA开发流程FPGA设计中的层次关系与转换关系硬件描述语言及其在FPGA开发中的作用可编程逻辑器件PLDPLD（Programmabl

3、eLogicDevice）种类：基于与或阵列的简单PLDPROM、EPROM、EEPROM；PLA、PAL(ProgrammableArrayLogic)；GAL(GenericArrayLogic)；CPLD（ComplexProgrammableLogicDevices）FPGA（FieldProgrammableGateArray）现场可编程门阵列多核DSP结构：大颗粒度可编程逻辑器件的发展历程EPLDCPLDCPLDPROMPLA/PAL器件器件器件和GALFPGAPLA内

4、嵌复杂器件器件器件器件功能模块的FPGA70年代80年代90年代可编程逻辑器件工艺发展历程1985年，2μm工艺，门数量不超过1000个；2001年，150nm工艺；2002年，130nm工艺；2003年，90nm工艺；2006年，65nm工艺，门数量已经达到千万级，晶体管个数超过10亿个；45/40nm工艺……大的PLD生产厂家www.altera.com最大的PLD供应商之一www.xilinx.comFPGA的发明者，最大的PLD供应商之一www.latticesemi

5、.comISP技术的发明者www.actel.com提供军品及宇航级产品提纲传统设计方法的困境及其相应解决方案PLD发展简史FPGA基本结构FPGA开发流程FPGA设计中的层次关系与转换关系硬件描述语言及其在FPGA开发中的作用FPGA的基本结构例：Xilinx公司ViertexII系列整体结构Xilinx公司的CLB结构示例2到4个Slice构成一个CLBXilinx公司的Slice结构示例IOB结构示意图LUT本质上就是RAM。常用的4输入查找表其实就是16*1的RAM。

6、FPGA配置时对该RAM进行赋值。与真值表有对应关系。布线资源布线资源连通FPGA内部的所有单元。连线的长度和工艺决定着信号在连线上的驱动能力和传输速度。FPGA芯片内部有着丰富的布线资源，根据工艺、长度、宽度和分布位置的不同而划分为４类不同的类别。第一类是全局布线资源，用于芯片内部全局时钟和全局复位/置位的布线；第二类是长线资源，用以完成芯片Bank间的高速信号等布线任务；第三类是短线资源，用于完成基本逻辑单元之间的逻辑互连和布线；第四类是分布式的布线资源，用于专有时钟、复位等

7、控制信号线。FPGA中常见的其他资源BlockRAM时钟管理器（DCM）内嵌的硬处理器核内嵌乘法器或MACDSP……FPGA与CPLD的区别大多数FPGA采用SRAM进行功能配置，可重复编程，但系统掉电后，SRAM中的数据丢失。因此，需在FPGA外加EPROM，将配置数据写入其中，系统每次上电自动将数据引入SRAM中。CPLD器件一般采用EEPROM存储技术，可重复编程，并且系统掉电后，EEPROM中的数据不会丢失，适于数据的保密。FPGA与CPLD的区别FPGA器件含有丰富的触

8、发器资源，易于实现时序逻辑，如果要求实现较复杂的组合电路则需要几个CLB结合起来实现。CPLD的与或阵列结构使其适于实现大规模的组合逻辑功能，但触发器资源相对较少。FPGA与CPLD的区别FPGA为细粒度结构（也有人称FPGA为中等粒度），CPLD为粗粒度结构。FPGA内部有丰富连线资源，CLB分块较小，芯片的利用率较高。CPLD的宏单元的与或阵列较大，通常不能完全被应用，且宏单元之间主要通过高速数据通道连接，其容量有限，限制了器件的灵活布线，因此CPLD利用率较FPGA器