欢迎来到天天文库
浏览记录
ID:14152848
大小:47.00 KB
页数:3页
时间:2018-07-26
《课程名称fpga与硬件描述语言》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、课程名称:FPGA与硬件描述语言课程编码:7002301课程学分:2学分课程学时:32学时适应专业:电子信息工程《FPGA与硬件描述语言》FPGAandHardwareDescribingLanguage教学大纲一、课程性质与任务课程性质:本课程的授课对象为电子信息工程专业二年级本科生,课程属性为专业基础必修课,该课程讲授FPGA基本原理及结构,先进的硬件描述语言(VHDL语言),FPGA设计与应用等知识。教学目标:通过对(VHDL)硬件描述语言,FPGA设计等知识的学习,掌握硬件描述语言,FPGA设计的基本知识。培养学生动手能力以及解
2、决实际问题的能力。理解VHDL语言,学会FPGA设计方法等。二、教学基本要求及基本内容第一章绪论VHDL的数据和表达式(一)基本要求:掌握:VHDL程序的特点,VHDL的数据,VHDL的表达式。了解:FPGA基本原理及结构。(二)教学及考核内容:绪论:FPGA基本原理及结构第一章VHDL的数据和表达式1.1VHDL程序的特点1.2VHDL程序的基本结构1.3VHDL的数据1.4VHDL的表达式第二章VHDL的顺序描述语句(一)基本要求:掌握:信号赋值语句和变量赋值语句,if语句,case语句,null语句。理解:loop语句。(二)教学
3、及考核内容:第二章VHDL的顺序描述语句2.1信号赋值语句和变量赋值语句2.2if语句2.3case语句2.4loop语句2.5null语句第三章VHDL的并行描述语句(一)基本要求:掌握:进程语句,并发信号赋值语句,元件例化语句。理解:条件信号赋值语句,选择信号赋值语句。了解:生成语句。(二)教学及考核内容:第三章VHDL的并行描述语句3.1进程语句3.2并发信号赋值语句3.3条件信号赋值语句3.4选择信号赋值语句3.5元件例化语句3.6生成语句第四章VHDL的时钟信号描述方法(一)基本要求:掌握:时钟的VHDL描述方法,时序电路中复
4、位信号的VHDL描述方法。(二)教学及考核内容:第四章VHDL的时钟信号描述方法4.1时钟信号的VHDL描述方法4.2时序电路中复位信号的VHDL描述方法第五章VHDL的有限状态机的设计(一)基本要求:掌握:有限状态机的基本概念及应用。理解:一个Moore型有限状态机的设计实例(二)教学及考核内容:第五章VHDL的有限状态机的设计5.1有限状态机的基本概念5.2一个Moore型有限状态机的设计实例三、本课程与其它相关课程的联系与分工先修课程:电路分析,模拟电子技术,数字电子技术。后续课程:电信综合课程设计,毕业设计。四、课程各教学环节和
5、各篇章(节)学时分配总学时为32学时,其中课程讲授16学时,实验16学时。课程各章节及实验学时分配如下:教学内容讲授实验绪论FPGA基本原理及结构2第一章VHDL的数据和表达式实验1:QuartusII的软件使用及门电路设计22第二章VHDL的顺序描述语句实验2:ModelSim的软件使用及调试方法实验3:组合逻辑电路设计—多路选择器设计实验4:组合逻辑电路设计—七段数码管译码器设计46第三章VHDL的并行描述语句实验5:时序电路设计—计数器设计实验6:时序电路设计—七段数码管扫描显示电路设计44第四章VHDL的时钟信号描述方法实验7:
6、频率计电路设计22第五章VHDL的有限状态机的设计实验8:状态机设计及综合数字电路设计22合计1616五、本课程采用的教学方法和教学手段使用多媒体教学方法,增强学生感性认识。六、教材及教学参考资料:教材:潘松黄继业,EDA技术与VHDL(第4版),清华大学出版社,2013年4月。参考书:徐向民,VHDL数字系统设计,电子工业出版社,2015年8月。七、本课程成绩考查方法及评定标准总评成绩以百分制计算,总评成绩由平时成绩、实践教学成绩和期末成绩三部分组成,平时成绩占10%,实践教学成绩占40%,期末考核成绩占50%。平时成绩:由出勤、作业
7、、课堂测验和学习主动性构成。实践成绩:由实验出勤,实验效果和实验报告构成。考试形式:闭卷考试或上机闭卷考试。大纲撰写人:大纲审阅人:系负责人:学院负责人:制定(修订)日期:2017年2月
此文档下载收益归作者所有