课程名称fpga与硬件描述语言

课程名称fpga与硬件描述语言

ID:10900142

大小:41.00 KB

页数:4页

时间:2018-07-08

课程名称fpga与硬件描述语言_第1页
课程名称fpga与硬件描述语言_第2页
课程名称fpga与硬件描述语言_第3页
课程名称fpga与硬件描述语言_第4页
资源描述:

《课程名称fpga与硬件描述语言》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、课程名称:FPGA与硬件描述语言课程编码:7002301课程学分:2学分课程学时:32学时适应专业:电子信息工程、电子信息工程(理工科实验班)《FPGA与硬件描述语言》FPGAandHardwareDescribingLanguage教学大纲一、课程性质与任务性质:本课程的授课对象为电子信息工程专业二年级本科生,课程属性为专业基础必修课,该课程讲授FPGA基本原理及结构,先进的硬件描述语言(VHDL语言),FPGA设计与应用等知识。任务:通过对(VHDL)硬件描述语言,FPGA设计等知识的学习,掌握硬件描述语言,FPGA设计的基本知

2、识。培养学生动手能力以及解决实际问题的能力。理解VHDL语言,学会FPGA设计方法等。二、课程教学基本内容及要求第一章绪论VHDL的数据和表达式(一)教学基本要求:掌握:VHDL程序的特点,VHDL的数据,VHDL的表达式。了解:FPGA基本原理及结构。(二)教学基本内容:绪论:FPGA基本原理及结构第一章VHDL的数据和表达式1.1VHDL程序的特点1.2VHDL程序的基本结构1.3VHDL的数据1.4VHDL的表达式第二章VHDL的顺序描述语句(一)教学基本要求:掌握:信号赋值语句和变量赋值语句,if语句,case语句,null

3、语句。理解:loop语句。(二)教学基本内容:第二章VHDL的顺序描述语句2.1信号赋值语句和变量赋值语句2.2if语句2.3case语句2.4loop语句2.5null语句第三章VHDL的并行描述语句(一)教学基本要求:掌握:进程语句,并发信号赋值语句,元件例化语句。理解:条件信号赋值语句,选择信号赋值语句。了解:生成语句。(二)教学基本内容:第三章VHDL的并行描述语句3.1进程语句3.2并发信号赋值语句3.3条件信号赋值语句3.4选择信号赋值语句3.5元件例化语句3.6生成语句第四章VHDL的时钟信号描述方法(一)教学基本要求

4、:掌握:时钟的VHDL描述方法,时序电路中复位信号的VHDL描述方法。(二)教学基本内容:第四章VHDL的时钟信号描述方法4.1时钟信号的VHDL描述方法4.2时序电路中复位信号的VHDL描述方法第五章VHDL的有限状态机的设计(一)教学基本要求:掌握:有限状态机的基本概念及应用。理解:一个Moore型有限状态机的设计实例(二)教学基本内容:第五章VHDL的有限状态机的设计5.1有限状态机的基本概念5.2一个Moore型有限状态机的设计实例三、本课程与其它相关课程的联系与分工先修课程:电路分析,模拟电子技术,数字电子技术。后续课程:

5、电信综合课程设计,毕业设计。四、实践性教学内容的安排与要求实践性教学一共安排8次上机实验,实验前需进行实验预习,实验后需上交实验报告。1.实验预习要求:设计出电路的源程序,写出电路功能测试内容。2.实验报告要求:1)实验目的2)实验设备3)电路的源程序及框图4)电路功能测试方法5)实验数据分析6)实验结论7)实验中问题的处理、讨论和建议,收获和体会。8)附实验预习报告9)附实验的原始数据记录10)实验报告封面五、课程各教学环节和各篇章(节)学时分配总学时为32学时,其中课程讲授16学时,实验16学时。课程各章节及实验学时分配如下:教

6、学内容讲授实验绪论FPGA基本原理及结构2第一章VHDL的数据和表达式实验1:QuartusII的软件使用及门电路设计22第二章VHDL的顺序描述语句实验2:ModelSim的软件使用及调试方法实验3:组合逻辑电路设计—多路选择器设计实验4:组合逻辑电路设计—七段数码管译码器设计46第三章VHDL的并行描述语句实验5:时序电路设计—计数器设计44实验6:时序电路设计—七段数码管扫描显示电路设计第四章VHDL的时钟信号描述方法实验7:频率计电路设计22第五章VHDL的有限状态机的设计实验8:状态机设计及综合数字电路设计22合计1616

7、六、本课程在课外练习方面的要求本课程课内外学时比为9:1。主要课外作业形式为课程相关知识查阅。课程相关知识查阅:需要利用图书馆、网上资源等了解当前EDA技术的发展现状和发展趋势。七、本课程在使用现代化教学手段方面的要求使用多媒体教学方法,增强学生感性认识。八、教材及教学参考书教材:潘松黄继业,EDA技术与VHDL(第4版),清华大学出版社,2013年4月。教学参考书:徐向民,VHDL数字系统设计,电子工业出版社,2015年8月。九、本课程成绩的考核方式、成绩评定标准总评成绩以百分制计算,总评成绩由平时成绩、实践教学成绩和期末成绩三部

8、分组成,平时成绩占10%,实践教学成绩占40%,期末考核成绩占50%。平时成绩:由出勤、作业、课堂测验和学习主动性构成。实践成绩:由实验出勤,实验效果和实验报告构成。考试形式:闭卷考试或上机闭卷考试。大纲撰写人:冯祎大纲审阅人:王乐系

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。