基于VerilogHDL的通信系统设计 第5章 数字滤波器设计

《基于VerilogHDL的通信系统设计 第5章 数字滤波器设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第5章数字滤波器设计基于VerilogHDL的通信系统设计基于VerilogHDL的通信系统设计数字滤波是推动数字信号处理及相关芯片迅速发展的一个重要因素，本章首先介绍了FIR和IIR滤波器的基本原理，结构，设计方法和VerilogHDL实现，然后介绍了在实际应用和通信信号处理中普遍应用的多速率数字滤波器CIC滤波器的原理、结构，同时给出了多级CIC滤波器的VerilogHDL实现。基于VerilogHDL的通信系统设计5-1数字滤波器概述5-1-1数字滤波器和模拟滤波器的比较与模拟滤波器相比，数字滤波器有许多突出优点：数字滤波器

2、可以满足滤波器对幅度和相位特性的严格要求，具有真正的线性相位响应。可以避免模拟滤波器所无法克服的电压漂移、温度漂移和噪声等问题，这样不必经常去校正。可以利用CPLD或FPGA等逻辑器件编程来实现，得到的数字滤波器的频率响应能被自动调整，这就是数字滤波器广泛应用于自适应滤波器的原因。数字滤波器具有更高的精度，它的精度仅受限于它所采用的字长。几个输入信号可以用一个数字滤波器来滤波，而且从单元到单元的性能是可以重复的，可以节约大量的硬件资源。基于VerilogHDL的通信系统设计5-1-2数字滤波器的分类数字滤波器是从输入信号中提取有效

3、的信号成分，滤去不需要的信号成分或者干扰成分。对于数字滤波器，可以从时域、频域或变换域(同态)等角度进行分类。频域滤波器就是从输入信号中提取需要的频谱分量，而滤除不需要的频谱成分。进行频域滤波器设计时，要求输入频谱中，所需要的频谱成分和要滤除的频谱成分具有可分性。基于VerilogHDL的通信系统设计5-1-3数字滤波器的数学模型数字滤波器的数学模型在时域可以表示为：式（5-1）其等效的Z域传递函数为：式（5-2）基于VerilogHDL的通信系统设计5-2FIR滤波器的设计与实现5-2-1FIR和IIR滤波器的比较FIR滤波器几

4、乎是所有数字信号处理系统中通用的基本构建模块之一。相对于IIR滤波器，有如下优点和不足。优点：严格的线性相位和任意的幅度。FIR滤波器的单位抽样响应是有限长的，其滤波器性能稳定。FIR滤波器可用快速傅里叶变换算法来实现，大大提高运算效率。基于VerilogHDL的通信系统设计不足：FIR滤波系统的系数长度一般大于IIR滤波系统，因此FIR滤波系统使用的乘法器更多。FIR滤波系统的输出延迟时间要长于IIR滤波系统。5-2-2FIR滤波器原理与结构大多数普通的FIR滤波器是一种线性时间不变量（linertime-invariant，L

5、TI）滤波器，其系统函数仅有零点（除Z=0的极点外）。FIR滤波器的构成形式主要有直接型、级联型、线性相位结构的FIR滤波器等。基于VerilogHDL的通信系统设计5-2-3FIR滤波器设计FIR滤波器设计方法是以直接逼近所需离散时间系统的频率响应为基础。设计方法包括窗函数法和最优化方法（等同纹波法），其中窗函数方法是设计FIR数字滤波器里最常用的方法之一。5-2-4FIR滤波器的VerilogHDL实现FIR滤波器的实现方法有很多种，最常见的有串行结构、并行结构和分布式结构等。下面将主要介绍串行和并行两种结构。FIR滤波器的串

6、行实现。FIR滤波器的并行实现。基于VerilogHDL的通信系统设计5-3IIR滤波器的设计与实现在对线性相位没有特殊要求的情况下，IIR数字滤波器可用较低的阶数来获得较高的频率选择性。在相同门级规模和相同时钟速度下可提供更好的带外衰减特性，其应用广泛。5-3-1IIR滤波器原理与结构一般包括直接型结构、级联型结构和并联型结构等。基于VerilogHDL的通信系统设计5-3-2IIR滤波器的设计IIR数字滤波器的特征之一就是可直接利用模拟滤波器的设计成果，也就是说，当已知模拟滤波器的传递函数时，可通过一定的准则来设计数字滤波器。

7、现在先介绍3种常用的模拟滤波器。“Butterworth”滤波器。椭圆滤波器。切比雪夫I型滤波器。5-3-3IIR滤波器的VerilogHDL实现前面已经分析如何进行IIR滤波器的设计，接着便是如何来具体实现了。对于IIR滤波器的实现有多种方式，包括直接型、级联型和并联型等。其中直接型是最基本的一种结构，级联型是一种较为容易实现和高效的方式。本节主要介绍基于这两种结构的IIR滤波器的实现。基于VerilogHDL的通信系统设计5-4多速率处理的设计20世纪70年代出现了多速率信号处理。所谓多速率，指的是在一个系统中存在两种或者两种

8、以上的信号采样率。多速率信号处理的实质是用数字信号处理方法直接改变抽样信号的频率，其最基本组成是：抽取和内插。抽取就是使信号采样率降低的转换；内插就是使信号采样率升高的转换。基于VerilogHDL的通信系统设计5-4-1抽取的原理M-抽取器是指把