基于VerilogHDL的通信系统设计 第2章 常用Verilog语法

基于VerilogHDL的通信系统设计 第2章 常用Verilog语法

ID:46006079

大小:389.00 KB

页数:14页

时间:2019-11-20

基于VerilogHDL的通信系统设计 第2章 常用Verilog语法_第1页
基于VerilogHDL的通信系统设计 第2章 常用Verilog语法_第2页
基于VerilogHDL的通信系统设计 第2章 常用Verilog语法_第3页
基于VerilogHDL的通信系统设计 第2章 常用Verilog语法_第4页
基于VerilogHDL的通信系统设计 第2章 常用Verilog语法_第5页
资源描述:

《基于VerilogHDL的通信系统设计 第2章 常用Verilog语法》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、第2章常用Verilog语法基于VerilogHDL的通信系统设计基于VerilogHDL的通信系统设计VerilogHDL作为一种高级的硬件描述编程语言,能够发展到今天,与其本身的优越性有着很大的关系。它简单易学,语法更贴近硬件行为,同时还借鉴了许多C语言中的高级语句,支持多种层次、多种方式的描述,大大提高了设计的效率。想要全面掌握Verilog语言,首先得要从语法基础学起,下面将对VerilogHDL中的基本语法通过实例的方式来逐一加以初步的介绍。基于VerilogHDL的通信系统设计2-1模块模块(module)是Veril

2、og的基本描述单位,用来描述某个设计的功能或结构及与其它模块通信的外部端口。一个模块由两部分组成,一部分是描述其逻辑功能,另一部分描述接口。moduleblock_adder(ina,inb,cin,count,sum);inputcin;input[3:0]ina,inb;outputcount;output[3:0]sum;assign{count,sum}=ina+inb+cin;下面将通过一个简单的例子来描述模块的定义,如图2-1所示。图2-1模块的结构基于VerilogHDL的通信系统设计2-2标识符、关键词和注释2-2

3、-1标识符在使用标识符的时候应当注意以下几点:要区分字母的大小写。标识符的第一个字母不能为数字或者&,但是可以是字母或下划线。系统函数或系统任务必须在标识符前加&。标识符长度超过1024(是1024字节吗?请确定)就会报错。2-2-2关键词关键词是被VerilogHDL定义中所保留的一系列字,例如,标识符“always”(关键词)与标识符ALWAYS(非关键词)是不同的。基于VerilogHDL的通信系统设计2-2-3注释VerilogHDL中有两种注释方式。是以“/*”符号开始,“*/”结束,在此之间的都是注释语句,可扩展多行,

4、如:/*......*/是以//开头的语句,只有一行注释,如://...基于VerilogHDL的通信系统设计2-3数字值集合0:逻辑0或“假”。1:逻辑1或“真”。X:未知值。Z:高阻。本小节介绍VerilogHDL的值的集合和常量(整数型、实数型和字符型)以及变量等。值的集合在VerilogHDL语言中有四种基本值类型。基于VerilogHDL的通信系统设计2-4运算符和表达式VerilogHDL语言的运算符范围很广,按功能分可以分为以下几类:逻辑运算符(&&、

5、

6、、!)。关系运算符(>、<、>=、<=)。算术运算符(+、-、

7、×、÷)。条件运算符(?:)。等式运算符(==、!=、===、!==)。移位运算符(<<、>>)。拼接运算符({})。位运算符(~、

8、、^、&、^~)。缩位运算符。基于VerilogHDL的通信系统设计2-5行为语句下述语句是VerilogHDL中两种主要的过程语句,绝大多数的过程模块都从属于这两种语句:“initial”语句。“always”语句。2-5-1过程语句基于VerilogHDL的通信系统设计2-5-2条件语句在VerilogHDL有三种语句,其语句分别如下:“if_else”语句是用来判断所给定的条件是否满足,根据判

9、定的结果(真或假)决定执行给出的两种操作之一。“case”语句就是一种多分支选择语句。“casez”和“casex”语句是“case”语句的两种变体,三者的表达形式完全相同,他们的差别就是三个关键词“case”,“casez”和“casex”的不同,以及x和z使用的解释也不尽相同。基于VerilogHDL的通信系统设计2-5-3循环语句在VerilogHDL有四类循环语句,其语句分别如下。“forever”语句:连续的执行语句。“repeat”语句:执行某个语句固定的次数。“while”语句:执行某个语句直到表达式为“false”

10、,如果表达式在开始的时候就为“false”,那么这些语句将不执行。“for”语句。基于VerilogHDL的通信系统设计2-5-4阻塞赋值和非阻塞赋值在VerilogHDL语言中有两种赋值语句,分别是阻塞赋值和非阻塞赋值,它们的赋值对象只能是寄存。阻塞赋值的语法如下:寄存器变数=表达式非阻塞赋值的语法如下:寄存器变数<=表达式基于VerilogHDL的通信系统设计2-6“task”和“function”说明语句“task”和“function”说明语句分别用来定义任务和函数。可以在一个模块呢,将一些重复描述部分或功能比较单一的部分

11、,作为一个任务或函数相对独立地进行描述。任务(task)的语法格式为:task;endtask函数(function)的语法格式为:function

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。