基于VerilogHDL的通信系统设计-第10章

基于VerilogHDL的通信系统设计-第10章

ID:45993739

大小:398.84 KB

页数:13页

时间:2019-11-20

基于VerilogHDL的通信系统设计-第10章_第1页
基于VerilogHDL的通信系统设计-第10章_第2页
基于VerilogHDL的通信系统设计-第10章_第3页
基于VerilogHDL的通信系统设计-第10章_第4页
基于VerilogHDL的通信系统设计-第10章_第5页
资源描述:

《基于VerilogHDL的通信系统设计-第10章》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第10章以太网物理层关键技术的VerilogHDL实现基于VerilogHDL的通信系统设计基于VerilogHDL的通信系统设计以太网作为一种局域网基本介质接入技术,近年来得到迅速的应用发展。以太网的应用范围广泛从公司、企业的局域网甚至到小区、大楼的网络都在采用以太网技术。所以关于以太网的研究和应用成为目前热点,多数公司都有各自在以太网领域开发的芯片。本章从以太网的基本概念入手,重点介绍了以太网物理层的基本功能,给出了扰码、CRC校验、帧同步以及8B/10B编码的原理及其VerilogHDL实现。基于VerilogHDL的通信系统设计10-1以太网概述以太网于1973年由“Xerox

2、”提出并且实现了达到3Mbps的传输速率,之后在“Xerox”、“Digitial、Intel”的共同努力下于1980年推出了10MpbsDIX以太网标准。随后的以太网技术(802.3)、令牌总线(802.4)、令牌环(802.5)共同成为局域网领域的三大标准。接着全双工以太网、百兆以太网技术相继出现。1995年IEEE正式通过了802.3u快速以太网标准,而传输速率的提升又极大地促进了应用领域的发展,这极大地刺激了人们对网络容量的渴求,为此,20世纪90年代后百兆以太网的出现更增强了IT行业的影响力。基于VerilogHDL的通信系统设计10-2数据流扰码和解扰码器的VerilogH

3、DL实现10-2-1串行扰码和解扰码器的设计在数字通信系统中,在发送端原始数据通过扰码模块加扰后数字信息的原有形式被“扰乱”,这一操作被称为“加扰”,但是这种扰乱是有规律可循的,因此也是可以解除的。扰码在数字信号处理中得到广泛的使用,通常在“0”和“1”码元交替点提取定时信息,若出现长“0”和长“1”的游程,将可能影响到同步的建立和保持。所以扰码的作用就是对输入信号进行随机化处理,以减少数据的连“0”连“1”数目,确保接收端的位同步提取,并同时扩展基带信号频率,起到加密效果。这种加扰的基础建立在伪随机序列理论的基础上,其工作原理就是在发送端用加扰来改变原来数字的统计特性,而在接收端用解

4、扰器恢复原始的数字信号。基于VerilogHDL的通信系统设计10-2-28位并行扰码器和解扰器的设计1.8位并行加扰器设计在高速率的数据传输过程中,为了满足数据高速处理的需要,一般扰码器和解扰器通常采用并行的方式来实现。2.8位并行解扰器设计并行解扰电路的设计原理和并行加扰电路的设计原理相同。基于VerilogHDL的通信系统设计10-3CRC-16的VerilogHDL实现在数字通信中,可能会因为各种原因导致数据在传输过程中或接收时发生错误,为了保证数据传输的可靠性和数据校验的高效性,常常采用一些差错控制方法。循环冗余校验CRC(CyclicRedundancyCode)就是一种被

5、广泛采用的差错控制方法和数据编码方法。它具有编码和译码方法简单,检错和纠错能力强等特点,能有效的对数据进行编码,并可以显著地提高系统的检错能力,从而保证数据传输的可靠性和正确性,因此在大多数的以太网协议中都采用了CRC校验来进行差错控制。基于VerilogHDL的通信系统设计10-3-1串行CRC-16校验的VerilogHDL实现CRC编码是根据CRC校验原理得出的一种编码方法,CRC校验的基本思想是。利用线性编码理论,在发送方向根据要传输的k位二进制序列,以一定的规则产生r位校验用的监督码(CRC码),并附在信息位之后,构成一个新的二进制代码序列共n=k+r位。在接收方,则根据信息

6、码和CRC码之间的规则进行校验,以确定传输中是否出现错误。同样,CRC编码也是采用这种线性编码理论进行编码,编码和译码双方都使用同一个生成多项式,例如:CRC-CCITT、CRC16。对于一个数据进行编码,简单的说,就是原始数据通过某种算法,得到一个新的数据。而这个新的数据与原始数据有着固有的内在联系。通过把原始数据和新的数据组合在一起形成新的数据,因此这个数据具有自我校验能力。基于VerilogHDL的通信系统设计10-3-2并行CRC-16的VerilogHDL实现在利用CRC-16串行编码电路对输入数据进行编码时,它的输入数据是串行输入的,因此数据传输率较低,它的运算速度的提高完

7、全依赖于系统时钟频率的提高,不能够满足现在的低功耗下的数据快速传输。如果将数据进行并行处理,就可以在较低的时钟频率下快速的处理数据。因此,并行的CRC-16在目前应用更加广泛。基于VerilogHDL的通信系统设计10-4SDH帧同步器的设计以太网按照只是一种局域网实现技术;按照实现的协议和标准划分可以有很多种的实现方法,每种实现方法都具有各自的数字信号帧格式、复用方式、传输速率和接口码型等特点。同步数字传输体制(SDH)就属于以太网的一种实现

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。