时序逻辑电路的分析与设计d

时序逻辑电路的分析与设计d

ID:42918599

大小:1.60 MB

页数:43页

时间:2019-09-25

时序逻辑电路的分析与设计d_第1页
时序逻辑电路的分析与设计d_第2页
时序逻辑电路的分析与设计d_第3页
时序逻辑电路的分析与设计d_第4页
时序逻辑电路的分析与设计d_第5页
资源描述:

《时序逻辑电路的分析与设计d》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、6.5若干典型的时序逻辑集成电路一、寄存器6.5.1寄存器和移位寄存器寄存器:是数字系统中用来存储代码或数据的逻辑部件。它的主要组成部分是触发器。一个触发器能存储1位二进制代码,存储n位二进制代码的寄存器需要用n个触发器组成。寄存器实际上是若干触发器的集合。1.电平敏感的寄存器8位CMOS寄存器74LV3742.脉冲边沿敏感的寄存器8位CMOS寄存器74LV374高阻HH↑H高阻LL↑H存入数据,禁止输出HH↑L对应内部触发器的状态LL↑L存入和读出数据Q0~Q7DNCP输出内部触发器输入工作模式二、移位寄存器移位寄存器是既能寄存数码,又

2、能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。按移动方式分单向移位寄存器双向移位寄存器左移位寄存器移位寄存器的逻辑功能分类移位寄存器的逻辑功能右移位寄存器1、基本移位寄存器(1)电路时钟信号输入端串行数据输入端串行数据输出端并行数据输出端D3=Qn2D1=Q0nD0=DSQ0n+1=DSQ1n+1=Q0nQ2n+1=Qn1Q3n+1=Qn2Qn+1=DD触发器的特性方程激励方程:状态方程:(2).工作原理(电路分析)D2=Qn1CPQ0Q1Q2Q311000211003011041011123456789经过7个CP脉冲作用

3、后,从DI端串行输入的数码就可以从DO端串行输出。串入串出经过4个CP脉冲作用后,从DS端串行输入的数码就可以从Q0Q1Q2Q3并行输出。串入并出110110111011011011000000000FF0FF1FF2FF3CR=01CP后2CP后3CP后4CP后11011Q0n+1=DIQ1n+1=Q0nQ2n+1=Qn1Q3n+1=Qn2DS=11012.多功能双向移位寄存器。(2)典型集成电路CMOS4位双向移位寄存器74HCT19474194的功能表×××××××LLH8L××××L×LHH7H××××H×LHH6L×××××

4、LHLH5H×××××HHLH4ABCDABCD××HHH3××××H(L)××××H2LLLL×××××××××L1ABCD右移DSR左移DSLS0S1QAQBQCQD并行输入时钟脉冲CP串行输入控制信号输出输入清零RD序号异步清零同步置数低位向高位移动高位向低位移动保持例3时序脉冲产生器。电路如图所示。画出QA--QD波形,分析逻辑功能。启动解:启动信号为0:S1=1S0=1,同步置数QA~QD=0111因为QA-QD总有一个为0,S1S0=01,则74194始终工作在高位向低位移动循环移位的状态。&&CPQAQBQCQDS1S0CR

5、DSR74194ABCD1101110111启动信号为1后:S1=0S0=1,高位移向的低位状态,QD=DSR01111011110111100111QAQDQCQB2、计数器的分类按脉冲输入方式,分为同步和异步计数器按进位体制,分为二进制、十进制和任意进制计数器按逻辑功能,分为加法、减法和可逆计数器概述1、计数器的逻辑功能计数器的基本功能是对输入时钟脉冲进行计数。它也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等等。7.1计数器同步计数器异步计数器加计数器减计数器可逆计数器二进制计数器非二进制计数器十进制计数器任意进制计数器加

6、计数器减计数器可逆计数器二进制计数器非二进制计数器十进制计数器任意进制计数器…………一、二进制计数器②驱动方程:③状态方程:1.三位二进制异步加计数器(分析)1、电路:2、电路分析:(CP由01时,状态方程有效)①时钟方程CP0=CP,CP1=Q0,CP2=Q11.)根据给定的时序电路图写出下列各逻辑方程式状态转换表(CP由01时,此式有效)(Q0由10时,此式有效)(Q1由10时,此式有效)次态现态CP0=CPCP1=Q0CP2=Q13)列出状态转换表或画出状态图状态图000100010000111111011110101101

7、001100110011001010CPQ0Q1Q21tpd2tpd3tpd时序图结论:异步计数脉冲的最小周期Tmin=ntpd。(n为位数)计数器的功能:不仅可以计数也可作为分频器。如考虑每个触发器都有1tpd的延时,电路会出现什么问题?CP0=CPCP1=Q0CP2=Q1Q10QQ2000001010011100101110111为23进制(模八)计数器同样具有分频作用三位二进制异步减计数器n位二进制异步计数器由n个处于计数工作状态的触发器组成。在二进制异步计数器中,高位触发器的状态翻转必须在低1位触发器产生进位信号之后才能实现,因此

8、,异步计数器的工作速度较低。触发器之间的连接方式由加、减计数方式及触发器的触发方式决定。二进制异步计数器的特点驱动方程:状态方程:输出方程:C=Q2nQ1nQ0n2、3位二进制同步加法计数器(

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。