时序逻辑电路的分析与设计

《时序逻辑电路的分析与设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第七章时序逻辑电路的分析与设计内容提要：主要介绍时序逻辑电路的通用分析和设计方法。17.1概述时序逻辑电路的定义时序逻辑电路的结构形式时序逻辑电路的分类主要内容：27.1.1时序逻辑电路的定义若一个逻辑电路在任何时刻产生的输出信号不仅与该时刻的输入信号有关，而且还与电路原来的状态有关，则称该电路为时序逻辑电路。37.1.2时序逻辑电路的结构时序逻辑电路的一般结构如图7-1所示。（7.1）（7.2）式（7.1）是输出方程。式（7.2）是存储电路的驱动方程或称激励方程。式（7.3）是存储电路的状态方程。（7.3）图7-147.1.3时序逻辑电路的分类按照电路的工作方式，时序逻辑电路可以分为

2、同步时序逻辑电路和异步时序逻辑电路两大类。按照电路输出对输入信号的依从关系，时序逻辑电路又可分为Mealy型时序电路和Moore型时序电路。57.2时序逻辑电路的分析由触发器构成的同步时序逻辑电路的分析方法状态表的两种不同格式及填写方法由触发器构成的异步时序逻辑电路的分析方法时序逻辑电路的分析举例主要内容：67.2.1时序逻辑电路的分析步骤1．由给定的逻辑电路图写出下列各逻辑方程式：（1）各触发器的时钟方程。（2）各触发器的驱动方程。（3）时序电路的输出方程。2．将驱动方程代入相应触发器的特性方程，求得电路的状态方程（或次态方程）。3．根据状态方程和输出方程，列出该时序电路的状态表，画

3、出状态转换图或时序图。4．根据电路的状态转换图说明该时序逻辑电路的逻辑功能。7表7-1Mealy型电路状态表格式现态Qn次态Qn+1/输出Z输入X表7-2Moore型电路状态表格式输入X输出Z次态Qn+1现态Qn8状态图是一种反映时序状态转换规律及相应输入、输出取值关系的有向图。同步时序逻辑电路两种模型的状态图97.2.2同步时序逻辑电路的分析举例例7-1分析图7-2所示的同步时序逻辑电路的功能。图7-2例7-1的逻辑电路图10解：1．写出时序电路的各逻辑方程式（1）这是一个同步时序电路，故时钟方程可以不写（2）时序电路的驱动方程（3）时序电路的输出方程。2．将驱动方程代入J-K触发器

4、特性方程，得到状态方程113．列出该时序电路的状态表，画出状态转换图和时序图表7-3例7-1的状态表现态Q2nQ1n次态Q2n+1Q1n+1/输出ZX=0X=10001/011/10110/000/01011/001/01100/110/012图7-3例7-1的状态图图7-4例7-1电路的工作波形134．电路的逻辑功能分析由状态图可知，例7-1中的逻辑电路是一个二进制可逆计数器。图7-4中，画出了减计数情况下电路的工作波形。147.2.3异步时序逻辑电路的分析举例例7-2分析图7-5电路所示的异步时序逻辑电路。图7-5例7-2的逻辑电路图15解：该电路属于Moore型异步时序逻辑电路。

5、1．写出时序电路的各逻辑方程式（1）时钟方程（2）驱动方程（3）输出方程2．将驱动方程代入JK触发器特性方程，得到状态方程(CP由1→0时有效)(由1→0时有效)，163．列出该时序电路的状态表，画出状态转换图和时序图表7-4例7-2电路的状态表现态Q1nQ0n次态Q1n+1Q0n+1FF0CP0=CPFF1CP1=Q0n输出Z0001↓↑00110↓↓01011↓↑01100↓↓1图7-6例7-2的状态图17图7-7例7-2的时序波形图4．电路的逻辑功能分析由状态图或时序图可知，在CP脉冲作用下，Q1Q0的数值从00到11递增，每经过4个CP脉冲作用后，Q1Q0循环一次。同时在输出端

6、产生一个进位输出脉冲Z。故该电路是一个模4加计数器。187.3同步时序逻辑电路的设计同步时序逻辑电路的设计步骤建立原始状态图的具体过程原始状态图的简化方法同步时序逻辑电路的设计举例主要内容：197.3.1同步时序逻辑电路的基本设计步骤1．由给定的逻辑功能要求求出原始状态图建立原始状态图的具体过程如下：（1）确定时序电路模型同步时序电路有Mealy型和Moore型两种模型，具体将电路设计成哪种模型，有的由设计要求规定，有的由设计人员选择。不同模型对应的电路结构不同。（2）分析电路的输入条件和输出要求，确定输入变量、输出变量及该电路应包含的状态，并用字母S0、S1、…表示这些状态。（3）分

7、别以上述状态为现态，确定在每一个可能的输入组合作用下应转移到哪个状态及相应的输出，即可求出原始状态图。202．状态化简对原始状态图进行化简，消除多余的状态，保留有效状态，从而使设计出来的电路得到简化。3．状态编码、并画出编码后的状态图和状态表4．选择触发器的类型及个数触发器的个数n应满足n≥log2M，M为状态的数目。5．求出电路的输出方程和各触发器的驱动方程。6．画出电路的逻辑电路图，并检查自启动能力。217.3.2同步时序逻辑电路设计举例例