数字逻辑电路加法器

《数字逻辑电路加法器》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、（1）用与或非构成全加器正逻辑全加器负逻辑全加器（2）波形进位在不考虑AB的来源的情况下：Ci延时为1.5*i完成时间：1.5*16+1.5=25.5Gi=AiBiPi=Ai+Bi或Pi=Ai⊕Bi（3）先行进位分组进位方式分组进位的基本思想是根据所选器件特性要求，把加法器分成若干组每组内采用并行进位方式，组与组之间采用串行进位的方式也可以采用并行进位方式。(A)组内并行、组间串行的分组进位方式以16位并行加法器为例，将其按每组4位划分为4个组，组内4位按类似公式（3.6）设计如（图3.7）所示的先行进位电路。4个小组的进位电路按图(3.8)所示的关系将其串联起来。AiBiGi

2、&=1AiBiPiPiCi-1∑i=1∑i=Ai⊕Bi⊕Ci-1=Pi⊕Ci-1AiGiBi1.5Pi2.5C42C82C122C16C02.5C151.5∑1612ty完成全部(B)组内并行、组间并行的分组进位方式A1A2S1C2ΣCOC0CIB1B2S27482A1A2S1C4ΣCOC0CIA3A4S2B1B2B3B4S3S47483(4)MSI加法器模块（A）将8421BCD码转换为余3BCD码的代码转换电路.A1A2S1C4ΣCOC0CIA3A4S2B1B2B3B4S3S47483ABCD1100Y1Y2Y3Y40问题：如何将余3BCD码转换为8421BCD码。（5）加

3、法器的应用举例设DCBA为输入Y4Y3Y2Y1为输出（B）四位二进制加/减器两个运算数分别为:P=P4P3P2P1Q=Q4Q3Q2Q1控制信号为:SS功能0(P)2+(Q)21(P)2－(Q)2A1A2S1ΣCOCIA3A4S2B1B2B3B4S3S47483D1D2D3D41V(借位信号)1关于减法电路探讨二进制减法运算N补=2n－N原(N原为n位)N原=2n－N补N补=N反+1A－B=A－B原＝A－(2n－B补)=A+B反+1－2n(1)2.分两种情况讨论：(1)A－B≥1设A=0101,B=0001求补码相加演算过程如下：0101(A)(B反)1(加1）01000100(

4、进位反相)+10借位运算结果为4和实际相同。(2)A－B<1设A=0001,B=0101求补码相加演算过程如下：0001(A)1010(B反)1(加1）11001100(进位反相)+01借位运算结果为－4的补码，最高位的1为符号位。1111A4A3A2A1B4B3B2B1S4S3S2S14A3A2A1A4B3B2B1B4Y3Y2Y1YP4P3P2P1Q4Q3Q2Q1ENSC0C4SMUX(74157)ADDER(7483)S4S3S2S1S功能0(P)2+(Q)21(P)2－(Q)2注：求二进制补码为对原码取反加1。(C)利用7483(四位二进制加法器)构成8421BCD码加法

5、器.二进制数和8421BCD码对照表十进制数二进制数(和)8421BCD码(和)C4S4S3S2S1K4B8B4B2B100000000000100001000012000100001030001100011400100001005001010010160011000110700111001118010000100090100101001100101010000110101110001120110010010130110110011140111010100150111110101S=S4S3S2S1B=B4B3B2B1K4=C4=0B=SK4=C4=1B=S+0110有溢出十进

6、制数二进制数(和)8421BCD码(和)C4S4S3S2S1K4B8B4B2B1161000010110171000110111181001011000191001111001K4=C4=1B=S+0110无溢出总结上表,可得:①K4=1时,需进行加6(0110)校正;K4=1有三种情况:a.C4=1(对应十进制数16,17,18,19);b.S4=S3=1(对应十进制数12,13,14,15);c.S4=S2=1(对应十进制数10,11,14,15).所以:K4=C4+S4S3+S4S2S4ΣCOCIS3S2S174830A1A2S4C4ΣCO0CIA3A4S3B1B2B3B

7、4S2S17483A1A2A3A4B1B2B3B4A4A3A2A1B4B3B2B1&&≥100K48421码加法器（6）多功能算术逻辑运算部件