组合逻辑电路设计与测试(加法器).doc

《组合逻辑电路设计与测试(加法器).doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、实验二组合逻辑电路设计与测试（加法器）一、实验目的：学习用异或门组成二进制半加器、全加器，并测试其功能。二、实验设备与器件1．74LS00型2输入端四与非门1块；2．74LS86型2输入端四异或门1块。74LS00及74LS86管脚图如图所示，74LS00与非门管脚图74LS86四2输入异或门管脚图三、实验内容1．74LS86型异或门功能测试取任一个异或门进行实验，输入端接逻辑开关，输出端接LED显示。将实验结果填入表1中，并判断功能是否正确，写出逻辑表达式。表1异或门输入、输出电平关系数据表输入端AB输出端Y000110112．用异或门构成半加器电路如图1所示，输入端接逻辑开关，输出端接L

2、ED显示。将实验结果填入表2中，判断结果是否正确，写出和S及进位C的逻辑表达式。图1半加器逻辑功能图表2半加器输入、输出电平关系数据表输入端AB输出端SC000110113．全加器(1)将1位二进制全加器的真值表填入表3中。(2)搭建电路，验证结论的正确性。表31位二进制加法器数据表输入输出ABCn-1SC000001010011100101110111四、实验报告　　1、记录、整理实验结果，并分析结果，写出实验报告。