欢迎来到天天文库
浏览记录
ID：57172669
大小：335.00 KB
页数：13页
时间：2020-08-02
《组合逻辑电路(加法器)课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、加法器1、半加器半加器和全加器能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器.加数本位的和向高位的进位2、全加器能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。Ai、Bi：加数，Ci-1：低位来的进位，Si：本位的和，Ci：向高位的进位。全加器的逻辑图和逻辑符号用与门和或门实现用与或非门实现先求Si和Ci。为此，合并值为0的最小项。再取反，得：实现多位二进制数相加的电路称为加法器。1、串行进位加法器加法器构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的
2、高位全加器的进位输入。特点：进位信号是由低位向高位逐级传递的，速度不高。2、并行进位加法器（超前进位加法器）进位生成项进位传递条件进位表达式和表达式4位超前进位加法器递推公式超前进位发生器加法器的级连集成二进制4位超前进位加法器加法器的应用1、8421BCD码转换为余3码BCD码+0011=余3码2、二进制并行加法/减法器C0-1＝0时，B0=B，电路执行A+B运算；当C0-1＝1时，B1=B，电路执行A－B=A+B运算。3、二-十进制加法器修正条件
此文档下载收益归作者所有
