组合逻辑电路加法器和数值比较器解析课件.ppt

《组合逻辑电路加法器和数值比较器解析课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、4.3.4加法器◆加法器是计算机系统中最常用的算术运算单元，它是计算机CPU中算术运算器的基本单元。◆其他算术运算如减、乘、除等都可以由加法运算演变而来。◆加法器一次能计算的数据的长度就是加法器的长度，常用的8、16、32位等，当然最简单的是1位的加法器。第9讲加法器和数值比较器1半加器ABSCO0000011010101101S=ABCO=A•B◆A、B为两个1位数，不考虑来自低位的进位，A、B相加的结果为S，产生的进位为CO，称半加。一、1位加法器2全加器CIABSCO0000000110010100110110010101011100111111S=ABCICO=AB+AC

2、I+BCI=CI(A+B)+AB若不化为最简：CO=CI(AB)+AB◆如果将两个对应位的加数和来自低位的进位相加，则为全加。3由半加器构成全加器半加器半加器1ABCISCOs's'c'c'全加器:半加器:ABABCI(AB)S=ABCICO=AB+ACI+BCI=CI(AB)+ABS=ABCO=A•BABCICI(AB)+AB4管脚图SN74LS18311A1B1CI1CO1SGND234567NC2CI2CO2S2A2BVcc141312111098NC输入输入输出甩空甩空输入输出输出双全加器74LS183：5CICOCICOCICOCICOC-10C0C

3、1C2C3S0S1S2S3A0B0A1B1A2B2A3B3二、多位加法器若有多位数相加,则可采用并行相加串行进位的方式来完成。例如，有两个4位二进制数A3A2A1A0和B3B2B1B0相加，可以用4个全加器来构成，其原理图如下图所示。低位的进位输出端接高位的进位输入端，因此，任一位的加法运算必须在低位的运算完成之后才能进行，这种进位方式称为串行进位。1.串行进位加法器串行进位的特点是电路简单，缺点是运算速度慢。6全加器的输出：2.超前进位加法器为了提高运算速度，必须设法减少或消除由于进位信号逐级传递所消耗的时间。定义两个中间变量Gi和Pi：高位的进位输入信号是否有可能只由加数和被加数来

4、判断，而与低位的进位无关？7这两个函数都与进位信号无关。由上式可得各进位位的分步式：CO0=G0+P0CI0CO1=G1+P1CI1=G1+P1G0+P1P0CI0CO2=G2+P2G1+P2P1G0+P2P1P0CI0CO3=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0CI0可见进位信号只与函数Gi、Pi和CI0有关，而CI0是最低位的进位输入，其值为0，所以各位进位信号是可以并行产生的。当Ai=Bi=1时，Gi=1，COi=1，即产生进位，所以Gi称为进位生成函数。若Pi=1，即Ai+Bi=1时，COi=Gi+CIi，低位的进位能传送到高位的进位输出端，故Pi称

5、为进位传送函数。8根据超前进位概念构成的集成4位超前进位加法器74LS283的逻辑图见P137。逻辑符号如下：CIS3S2S1S0CO74LS283B3B2B1B0A3A2A1A094.3.5数值比较器1.先从高位比起,高位大的，数值一定大；2.若高位相等,则需再比较低位数，最终结果由低位的比较结果决定；3.比较结果应有三个标志：A=BAB比较大小的规则（三条）：10数值比较器ABE(equal:A=B)S(small:AB)数值比较器示意图：11一、1位数值比较器设计：A=a输入B=b1.列出真值表：001111011101121位数值比较器

6、真值表2.由真值表写逻辑式：（同或运算）001111011101133.画出逻辑图:逻辑符号:(ab)LabSEL比较器ab&&11114A=a3a2a1a0输入：B=b3b2b1b0比较规则：自高而低，逐位比较。输出：E(A=B)S(AB)二、多位数值比较器15四位数值比较器的真值表：a3>b3100a3=b3a2=b2a1=b1a0=b0010a3=b3a2=b2a1=b1a0b0100a3=b3a2=b2a1b1100a3=b3a2

7、01a3=b3a2>b2100a3B)(A=B)(ABA2A1A0B3B2B1B0I(AB)18四位集成数值比较器74LS85：（向高位输出）数据输入端11低位结果输