逻辑电路设计--加法器

《逻辑电路设计--加法器》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、复习上次课内容组合逻辑电路——由各种门电路组成的，用于实现某种功能的复杂逻辑电路；组合逻辑电路分析——给出组合逻辑电路图，分析其逻辑功能；组合逻辑电路设计——根据要求把实际问题转化为逻辑问题，根据题意写出逻辑表达式并化简，最后画出逻辑电路图。4.4.1加法器11011001+回顾：A=1101,B=1001,计算A+B011010011请同学们思考以下两个问题:1、各位上的运算有何不同之处？2、只考虑某一位数相加，用逻辑电路实现，分别有几个输入端和输出端？——加法器加法运算的基本规则：（1）逢二进一。（2）最低

2、位是两个数最低位的叠加，不需考虑进位。（3）其余各位都是三个数相加，包括加数、被加数和低位来的进位。（4）任何位相加都产生两个结果：本位和向高位的进位。加法器1.半加器:实现最低位加运算的逻辑电路.半加运算不考虑从低位来的进位(1)逻辑转换A---加数；B---被加数；S---本位和；C---进位。真值表加法器(2)列出真值表S=AB+AB=ABC=AB半加器真值表加法器(3)逻辑表达式S=AB+AB=ABC=AB(4)画半加器逻辑电路图A&＝1BSC半加器ABSCABCSHA逻辑符号加法器2、一位全加器A

3、n---加数；Bn---被加数；Cn-1---低位的进位；Sn---本位和；Cn---进位。—逻辑转换逻辑状态表AnBnCn-1SnCn0000000110010100110110010101011100111111加法器加法器（3）表达式：ABCI000111100010111010ABCI000111100001010111画出逻辑图(Cn表达式采用与非式)=1=1AnBnCn-1Sn﹠﹠AnBnCn-1(AnBn)﹠Cn＆＆≥1Sn=Cn-1(AnBn)Cn=AnBn+Cn-1(AnBn)=AnB

4、nCn-1(AnBn)逻辑符号AnBnCn-1SnCnCOCI低位向本位的进位本位向高位的进位本位和本位加数1AnBnCn-1SnCnCOCO加法器讨论：由两个半加器可以构成一个一位全加器AnBnAnBnAnBnAnBnCn-1(AnBn)·Cn-1AnBn+(AnBn)·Cn-1全加器AnBnCn-1FnCn3、多位全加器例：用4个全加器构成一个4位二进制加法器C0C3A0A3A2A1B0B1B3B2F0F1F2F374LS83加法器加法器（5）多位加法器例：四位串行进位加法器结

5、构简单，加数、被加数并行输入，和数并行输出；各位全加器间的进位需串行传递，速度较慢。串行进位加法器并行进位加法器特点加法器（6）例：四位并行进位加法器进位电路进位电路进位电路各位的进位输出信号只与两个相加数有关，而与低位进位信号无关。并行加法器的进位产生与传递进位链的概念：并行加法器中的每一个全加器都有一个从低位送来的进位输入和一个传送给高位的进位输出。我们把构成进位信号产生和传递的逻辑网络称为进位链。进位链上每一位的进位表达式为：Ci=AiBi+(Ai⊕Bi)Ci-1设Gi=AiBi，称为进位产生函数Pi=A

6、i⊕Bi，称为进位传递函数∴进位表达式Ci=Gi+PiCi-1加法器（7）四位加法器各位的进位为：3、并行加法器的快速进位展开C1=G1+P1C0；C2=G2+P2C1；…，Cn=Gn+PnCn-1得关系式：C1=G1+P1C0C2=G2+P2C1=G2+P2G1+P2P1C0C3=G3+P3C2=G3+P3G2+P3P2G1+P3P2P1C0C4=G4+P4C3=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0┇以上进位输出只与Gi、Pi以及最低进位C0有关，而且不依赖于其低位进位Ci-1

7、的输入，因此各级进位可以同时产生，形成并行进位。串行进位的时间延迟其中：C1=G1+P1C0C2=G2+P2C1┇Cn=Gn+PnCn-1串行进位的并行加法器，总的延迟时间正比于字长，字长越长，总延迟时间也越长。若一位进位需2ty时间，完成n位进位就需要2nty.要提高加法运算速度，必须改进进位方式。并行进位的特点并行进位的特点是各级进位信号同时形成，与字长无关，提高了整体运算速度。并行进位又叫先行进位。最长延迟时间仅为2ty。随着加法器位数的增加，Ci的逻辑表达式会变得越来越长，输入变量会越来越多，电路结构也

8、会变得越来越复杂，导致电路实现也越来越困难。加法器（8）例1：设计一位全减器，并利用全加器实现。全减器0000010100111001011101110011111001000011真值表如下：低位借位借位被减数减数差解：逻辑式为：加法器（9）和/差进位/借位全加器全减器全加器与全减器的比较：FA11由全加器实现的全减器电路加法器（10）“1”11111被减数减数借位差例2：利用四位全