数字逻辑电路09版课件2010版 加法器.ppt

《数字逻辑电路09版课件2010版 加法器.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、3.2.6算术运算电路算术运算电路的核心为加法器.1.基本加法器电路(1)半加器(HA)仅考虑两个一位二进制数相加,而不考虑低位的进位,称为半加.ABSCΣCO半加器逻辑符号设:A、B为两个加数，S为本位的和，C为本位向高位的进位。则半加器的真值表、方程式、逻辑图如下所示ABCS000001010011110真值表S=A⊕BC=AB逻辑方程=1&ABSC逻辑图(2)全加器在多位数相加时,除考虑本位的两个加数外,还须考虑低位向本位的进位.例:1101加数1111加数+)11110低位向高位的进位11100和实际参加一位数相加,必须有三个量,它们是:本位加数Ai、Bi；低位

2、向本位的进位Ci-1一位全加器的输出结果为：本位和Si；本位向高位的进位Ci全加器电路设计：AiBiCi-1CiSi0000000101010010111010001101101101011111=Ai⊕Bi⊕Ci-1Si=（AiBi+AiBi）Ci-1+（AiBi+AiBi）Ci-1=（Ai⊕Bi）Ci-1+AiBiCi=（AiBi+AiBi）Ci-1+AiBi由两个半加器实现一个全加器Ci-1Si（Ai⊕Bi）CΣCOAiBiΣCOAi⊕BiAiBi≥1CiAiBiSiCiΣCO全加器逻辑符号Ci-1CI(3)串行进位加法器当有多位数相加时,可模仿笔算,用全加器构成

3、串行进位加法器.CICICIΣ四位串行进位加法器串行进位加法器特点:结构简单;运算速度慢.A4B4S4C4ΣCOA3B3S3C3ΣCOA2B2S2C2ΣCOA1B1S1C1COCIC0下面考虑加法所时间由于Ai、Bi、C0同时加入加法器输入端，要生成Ci才能生成Si+13ty4.5tyAi、Bi、C0-→S1；-→C1而后面的数据1.5ty3ty3ty3tyC1-→S2;C1-→C2-→C3-→C4因此产生进位是延时的关键。提高速度的方法………………1.用与非门实现2.用与或非门实现3.行波进位Ci-1Si（Ai⊕Bi）CΣCOAiBiΣCOAi⊕BiAiBi≥1Ci（

4、1）用与非构成全加器Ci延时为2*i（2）用与或非构成全加器正逻辑全加器负逻辑全加器（3）波形进位在不考虑AB的来源的情况下：Ci延时为1.5*i（4）并行加法器把n个加法器单元电路按一定方式互联起来，即构成n位的并行加法器。其由两部分组成：一并行成分，指两个操作数的所有位同时并行加入加法器运算；二链结构。虽然操作数各位同时加入加法器进行运算，但并非所有位和数都同时产生，它存在进位的产生与传送问题，进位的产生与传送称为进位链，它的结构是影响加法器速度的关键。A。进位链B.先行进位先行进位也称并行进位，指加法器各位的进位是各自独立且同时产生的，高一位的进位不依赖低位的进位

5、产生与传送。并行加法器任何一位的进位：Ci=AiBi+(Ai⊕Bi)Ci-1=AiBi+(Ai+Bi)Ci-1它可以分为两个部分：AiBi和(Ai⊕Bi)Ci-1，前者仅与这一位的两个操作数有关与低位的进位无关称它为本地进位或进位生成函数，记Gi；后者不仅与操作数有关还与低位的进位有关称它为传递进位，称Ai⊕Bi或Ai+Bi为传递函数记Pi。因此可写成：Ci=Gi+PiCi-1Gi=AiBiPi=Ai+Bi或Pi=Ai⊕Bi以16为加法器为例，在行波进位器中有如下进位关系：C1=G1+P1C0C2=G2+P2C1..C16=G16+P16C15由此，可递推出各位进位直接

6、与C0的关系:C1=G1+P1C0C2=G2+P2G1+P2P1C0C3=G3+P3G2+P3P2G1+P3P2P1C0..C16=G16+P16G15+P16P15G14+…+P16…P2P1C0由于Ai、Bi、C0同时加入加法器输入端，因此各位的均同时产生,因而各位进位均可独立且同时生成。如果用与或非门实现上述逻辑表达式，就构成了先行进位链电路。它的进位延迟为:1.0ty1.5ty1.5tyAi、Bi、C0-→Pi、Gi-→Ci-→Si所以从Ai、Bi、C0开始经过5.5ty,产生所有位的和数（S1为3ty）。先行进位的优点是进位延迟小，加法器速度快，但进位链电路复

7、杂。随着位数的增加，进位逻辑的输入变量增加，将受到使用器件扇入系数的限制，以至用一级与或非门无法实现。在实际应用中除非位数较少（如4位）采用全并行进位方式，通常用分组进位方式。3.分组进位方式分组进位的基本思想是根据所选器件特性要求，把加法器分成若干组每组内采用并行进位方式，组与组之间采用串行进位的方式也可以采用并行进位方式。(1)组内并行、组间串行的分组进位方式以16位并行加法器为例，将其按每组4位划分为4个组，组内4位按类似公式（3.6）设计如（图3.7）所示的先行进位电路。4个小组的进位电路按图(3.8)所示的关系将其串联起来。&G