《FPGA配置与边界》PPT课件

《FPGA配置与边界》PPT课件

ID:36684686

大小:6.64 MB

页数:89页

时间:2019-05-09

《FPGA配置与边界》PPT课件_第1页
《FPGA配置与边界》PPT课件_第2页
《FPGA配置与边界》PPT课件_第3页
《FPGA配置与边界》PPT课件_第4页
《FPGA配置与边界》PPT课件_第5页
资源描述:

《《FPGA配置与边界》PPT课件》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、Altera公司的PLD器件综述PLD器件MAXII主流FPGA产品Cyclone(飓风)CycloneIIStratixFPGA配置芯片配置EEPROMCyclone专用配置器件早期器件,大部分已经停产配置EEPROM用于配置SRAM工艺FPGA的EEPROM,EPC2以上的芯片可以用电缆多次擦写型号表EPC2EPC1EPC1441EPC1213EPC1064EPC1064VCyclone专用配置器件专门用于配置Cyclone器件的EEPROM,可以用ByteblasterII在线改写,电压为3.3v型号表EPCS1EPCS4(ASmodeconfigura

2、tion)PLD器件的配置与编程何谓配置和编程?将VHDL代码形成的文件写入PLD器件的过程配置(configure)和编程(program)的区别Program:对flash或者EEPROM工艺的配置芯片或者PLD器件进行写入的过程Configure:对SDRAM工艺的FPGA写入数据必须每次上电后均要进行一次,编程文件保存在配置芯片中,上电时从编程芯片下载到FPGA中Altera的CPLD和FPGA的 配置编程过程CPLD器件可独立使用,无需其他编程芯片,直接通过JTAG接口或其他接口进行编程FPGA器件不能独立使用(调试时可以),需要和配置芯片一起使用,

3、在生产时,代码写入配置芯片中,应用时,加电后代码自动从配置芯片写入FPGA中PLD器件的2种配置方法通过专用编程器配置通过PC机配置通过专用编程器配置MAX7128的配置电路MAX7000Sdevicesarein-systemprogrammableviaanindustry-standard4-pinJointTestActionGroup(JTAG)interface(IEEEStd.1149.1-1990).TheISPcircuitryinMAX7000SdevicesiscompatiblewithIEEEStd.1532specification

4、.TheIEEEStd.1532isastandarddevelopedtoallowconcurrentISPbetweenmultiplePLDvendors.电路图MAX7128的配置电路图多片MAX7128的配置电路图Altera公司的FPGA的配置共有7种模式:PassiveSerial(PS)ActiveSerial(AS)PassiveParallelSynchronous(PPS)FastPassiveParallel(FPP)PassiveParallelAsynchronous(PPA)PassiveSerialAsynchronous(P

5、SA)JointTestActionGroup(JTAG)JTAG模式可通过FGPA的MSEL0,MSEL1引脚选择被动/主动串行/并行异步/同步???有关配置的术语被动/主动是指FPGA的配置过程是FPGA发起还是配置器件(主机host)发起,如是FPGA器件发起配置,则为主动,否则为被动串行/并行配置数据通过一根数据线传送道到FPGA中为串行,并行配置一般有8根数据线,速度更快异步/同步异步配置,没有时钟信号线,同步配置有时钟信号线PassiveSerial(PS)被动串行可通过一下2种方式配置:theenhancedconfigurationdevice

6、sEPC16,EPC8,andEPC4),EPC2,EPC1,EPC1441serialsynchronousmicroprocessorinterface:USBBlasterUSBPortDownloadCable,MasterBlasterTMcommunicationscable,ByteBlasterTMIIparalleldownloadcableByteBlasterMVTMparallelportdownloadcable.ActiveSerial(AS)主动串行Configurationwiththeserialconfigurationde

7、vices(EPCS1andEPCS4).用于Cyclone系列器件的配置必须使用ByteBlasterII电缆PassiveParallelSynchronous(PPS)被动并行同步Configurationwithaparallelsynchronousmicroprocessorinterface.用于微处理器对FPGA进行配置,配置为并行传输,同步FastPassiveParallel(FPP)快速被动并行Configurationwithanenhancedconfigurationdeviceorparallelsynchronousmicrop

8、rocessorinterfacewh

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。